面向雷達應用的粗粒度可重構(gòu)處理器中配置通路子系統(tǒng)的設計與優(yōu)化.pdf

1、兼具高性能與靈活性的粗粒度可重構(gòu)處理器，特別適于實現(xiàn)數(shù)據(jù)量大且計算密集的雷達信號處理過程。然而，隨著雷達性能需求的不斷增長，可重構(gòu)處理器的計算資源成倍增加，使得配置信息量隨之變大、配置傳輸時間急劇增長，重構(gòu)效率低最終導致可重構(gòu)處理器無法展現(xiàn)其計算性能優(yōu)勢。因此，建立高效的配置管理機制對于可重構(gòu)處理器十分重要。
　　本文針對配置通路子系統(tǒng)中配置信息量大引起的配置傳輸時間長的問題，依次開展了下述幾項工作以提高重構(gòu)效率:一、分析了雷達信

2、號處理過程，提取了其中的核心算法，并結(jié)合可重構(gòu)處理器的硬件結(jié)構(gòu)特點為核心算法選擇了合適的實現(xiàn)方案、進行了運算過程優(yōu)化:二、基于層次化配置存儲結(jié)構(gòu)，設計了RASP配置通路子系統(tǒng)的基本結(jié)構(gòu)，說明了其工作方式，并評估了它的配置緩存訪問性能及配置傳輸性能;三、分析了雷達核心算法的配置流特性，挖掘了算法多個并行任務的配置信息冗余規(guī)律以及算法子任務的配置信息冗余規(guī)律，并根據(jù)前者提出了配置信息的分級組織策略;四、基于雷達核心算法一個子任務的配置信息冗

3、余規(guī)律，設計了一種基于動態(tài)模式匹配的配置壓縮方法，在配置壓縮時動態(tài)提取算法數(shù)據(jù)流圖中重復出現(xiàn)的基本單元的配置信息，并在解壓縮時將其動態(tài)匹配到陣列上以得到完整的初始配置信息，在有效控制動態(tài)解壓縮時間的同時，大幅縮減了配置信息量。
　　實驗結(jié)果表明，在SMIC40nm工藝下，主頻為500MHz時，針對雷達核心算法，本文的配置信息分級組織策略以及基于動態(tài)模式匹配的壓縮方法，可將陣列配置信息量縮減到原來的40％以下且解壓縮時間僅需6 ns