面向擴(kuò)頻通信的粗粒度可重構(gòu)陣列電路研究.pdf

1、隨著可編程邏輯器件的快速發(fā)展，可編程邏輯器件以其較好的靈活性及通用性迅速成為一種新的硬件實(shí)現(xiàn)方案，彌補(bǔ)了通用處理器(GPP)和ASIC兩者不能兼顧靈活性和通用性的不足，極大地提高了電路運(yùn)算速度和靈活性，可重構(gòu)硬件得到了迅猛發(fā)展。目前面向特定應(yīng)用領(lǐng)域的可重構(gòu)硬件系統(tǒng)研究是研究熱點(diǎn)之一。本文研究了面向擴(kuò)頻通信的粗粒度可重構(gòu)陣列電路設(shè)計(jì)，論文的主要研究工作包括：
　　 （1）分析了目前可重構(gòu)計(jì)算體系結(jié)構(gòu)研究中存在的問(wèn)題，并結(jié)合擴(kuò)頻通信

2、中常用算法的特點(diǎn)，給出了面向擴(kuò)頻通信的可重構(gòu)細(xì)胞電路應(yīng)具有的特點(diǎn)。
　　 （2）設(shè)計(jì)了一種新的粗粒度可重構(gòu)陣列電路系統(tǒng)架構(gòu)，介紹了陣列電路中細(xì)胞（CELL）的詳細(xì)結(jié)構(gòu)及細(xì)胞內(nèi)部模塊的設(shè)計(jì)方案，介紹了互連資源結(jié)構(gòu)及其配置位的設(shè)計(jì)方案，根據(jù)陣列電路的結(jié)構(gòu)特點(diǎn)設(shè)計(jì)了一種電路配置控制單元，采用分割陣列電路配置信息的方法，將細(xì)胞及周邊模塊的配置信息獨(dú)立存儲(chǔ)并進(jìn)行配置，縮小了整個(gè)陣列電路的重構(gòu)時(shí)間。
　　 （3）設(shè)計(jì)了一種新的線性反

3、饋移位寄存器結(jié)構(gòu)，在傳統(tǒng)線性反饋移位寄存器的基礎(chǔ)上加入寄存器組，提高了偽隨機(jī)序列的產(chǎn)生速度。
　　 （4）對(duì)陣列電路的細(xì)胞（CELL）、互連資源、配置控制單元進(jìn)行了仿真分析，并在陣列電路上實(shí)現(xiàn)了直接序列擴(kuò)頻、四階FIR濾波器及偽碼捕獲的映射，實(shí)驗(yàn)結(jié)果證明了陣列電路的正確性和可行性。
　　 本課題研究工作受國(guó)家自然科學(xué)基金(60871009，60374008，90505013)和航空科學(xué)基金(2006ZD52044，041