基于Parallella嵌入式平臺(tái)的并行程序優(yōu)化研究.pdf

1、嵌入式計(jì)算理論和體系結(jié)構(gòu)的研究始終擁有強(qiáng)大的應(yīng)用需求背景,物聯(lián)網(wǎng)、智能電網(wǎng)、智能醫(yī)療、智能性消費(fèi)性電子、智能建筑、智能汽車、環(huán)境監(jiān)控的興起，為嵌入式帶來(lái)了巨大的發(fā)展?jié)摿ΑＭ瑫r(shí)隨著嵌入式應(yīng)用的種類越來(lái)越多，嵌入式計(jì)算的復(fù)雜度越來(lái)越大，傳統(tǒng)的單核處理器已經(jīng)無(wú)法滿足應(yīng)用需求。這就需要對(duì)多嵌入式多核處理器進(jìn)行研究。傳統(tǒng)的嵌入式多核處理器致力于提高每瓦能耗下的MIPS值，Adapteva公司的Parallella嵌入式多核平臺(tái)致力于提高每瓦能耗下

2、的FLOPS值，為嵌入式多核處理平臺(tái)提供了新的研究方向。
　　本文選擇Adapteva公司的嵌入式多核平臺(tái)，對(duì)該平臺(tái)的體系結(jié)構(gòu)及編程模型進(jìn)行研究，了解該嵌入式平臺(tái)的優(yōu)點(diǎn)及瓶頸，學(xué)習(xí)并掌握基于該平臺(tái)的并行編程方法。然后選擇典型的測(cè)試算法，對(duì)算法進(jìn)行特征分析，研究分析算法的并行性以及算法特征，并基于該研究結(jié)果在Parallella上進(jìn)行實(shí)現(xiàn)，分析基于Parallella平臺(tái)的性能移植性。本文從計(jì)算密集型、數(shù)據(jù)密集型和控制密集型算法中各