100～500Gb-s高速并行光接收機(jī)前端放大器陣列設(shè)計(jì).pdf

1、由于社會(huì)的發(fā)展，多媒體和網(wǎng)絡(luò)應(yīng)用等大容量高速數(shù)據(jù)的大量傳輸，人們對(duì)低功耗、寬帶寬、低損耗通信系統(tǒng)的需求日益增加。電互連技術(shù)存在固有的缺陷，如帶寬窄、功耗大、系統(tǒng)復(fù)雜、信道與信道之間互擾嚴(yán)重等，已無法滿足高速芯片之間的通信要求，而光互連卻因其自身的優(yōu)越性，如具有很大的數(shù)據(jù)容量、非常高的集成度、低功耗和高可靠性等優(yōu)點(diǎn)，發(fā)展成為最常用的高速通信系統(tǒng)之一。而在芯片集成上，CMOS工藝雖然速度不如雙極型晶體管，但具有高集成度、低價(jià)格、低功耗、代工

2、方便等優(yōu)點(diǎn);BiCMOS工藝集合了MOSFET和雙極型晶體管，同時(shí)具有這兩種晶體管的優(yōu)點(diǎn)，同時(shí)也更加昂貴。CMOS和BiCMOS兩種工藝已成為當(dāng)前IC設(shè)計(jì)所采用的主流工藝。
　　前端放大器(FEA，F(xiàn)ront-End Amplifier)是光接收機(jī)的關(guān)鍵模塊，主要包括前置跨阻放大器(TiA，Trans-impedance Amplifier)，限幅放大器(LA，Limiting Amplifier)以及輸出緩沖電路，其主要功能是將

3、由光電二極管檢測(cè)到的微弱電流信號(hào)轉(zhuǎn)化為具有一定幅度的電壓信號(hào)，以滿足后續(xù)的時(shí)鐘數(shù)據(jù)與恢復(fù)電路的要求。作為光信號(hào)轉(zhuǎn)換成電流信號(hào)后的第一個(gè)模擬電路模塊，其性能對(duì)整個(gè)接收機(jī)有著非常重要的影響。本文采用TSMC0.18μm CMOS工藝和IBM0.13μm BiCMOS工藝，分別設(shè)計(jì)了單路工作速率達(dá)10Gb/s和40Gb/s的12路并行前端放大器陣列。
　　12×40Gb/s前端放大器陣列采用IBM0.13μm BiCMOS工藝，TIA采

4、用低阻抗的共基極結(jié)構(gòu)，LA利用Cherry-Hooper結(jié)構(gòu)來達(dá)到帶寬拓展以及幅頻響應(yīng)更平坦的效果，在TIA和LA之間增加了Cascode增益級(jí)，輸出緩沖電路同樣采用了fT倍增技術(shù)。后仿真結(jié)果表明，在3.3V和2.5V雙電壓供電下該芯片的單路功耗為150mW，提供89.42dB的轉(zhuǎn)換增益與36.95GHz的-3dB帶寬。差分輸出電壓擺幅為900mV，滿足了設(shè)計(jì)指標(biāo)的要求。12路并行陣列采用的相鄰兩信道的中心間距為250μm，芯片尺寸為7

5、00μm×3350μm。芯片已經(jīng)提交流片，在等待測(cè)試。
　　12×10Gb/s前端放大器陣列采用TSMC0.18μm CMOS工藝，其中TIA采用共柵前饋技術(shù)，主放大器主要采用了帶有級(jí)間反饋的三階有源負(fù)反饋技術(shù)以拓展其帶寬，輸出緩沖模塊采用fT倍增技術(shù)以減小其負(fù)載效應(yīng)。后仿真結(jié)果表明，在1.8V供電電壓下該芯片單路功耗僅為81mW，提供的增益為92.17dB，-3dB帶寬為8.95GHz的，差分輸出電壓擺幅為800mV，滿足了設(shè)計(jì)