相位噪聲測(cè)試中數(shù)據(jù)通道設(shè)計(jì)與實(shí)現(xiàn).pdf

1、相位噪聲用來(lái)說(shuō)明信號(hào)短期頻率穩(wěn)定性和可靠性，是電子測(cè)量領(lǐng)域中的重要指標(biāo)，相位噪聲測(cè)試在信號(hào)分析和測(cè)試中有著重要的地位。
　　論文旨在完成相位噪聲測(cè)試系統(tǒng)中數(shù)據(jù)通道的設(shè)計(jì)與實(shí)現(xiàn)，為整個(gè)相位噪聲測(cè)試系統(tǒng)提供底層的數(shù)據(jù)鏈路支持。文中通過(guò)分析相位噪聲測(cè)試系統(tǒng)的總體結(jié)構(gòu)說(shuō)明了相位噪聲測(cè)試系統(tǒng)的數(shù)據(jù)通道組成，包括將系統(tǒng)前端采集到的模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換電路轉(zhuǎn)換后送入數(shù)字電路中，F(xiàn)PGA電路對(duì)輸入的數(shù)字信號(hào)采用FIFO實(shí)現(xiàn)數(shù)據(jù)緩存，將數(shù)字信號(hào)通過(guò)

2、位寬轉(zhuǎn)換送入DDR3 SDRAM存儲(chǔ)器中，當(dāng)存儲(chǔ)器中的所存的數(shù)據(jù)內(nèi)容達(dá)到預(yù)設(shè)值時(shí)，F(xiàn)PGA電路控制ADC采樣，將存儲(chǔ)器中的數(shù)據(jù)通過(guò)高速串行接口傳輸?shù)胶蠹?jí)DSP信號(hào)處理系統(tǒng)中。
　　本文主要完成的工作有：
　　1.通過(guò)對(duì)鑒相法相位噪聲測(cè)試系統(tǒng)總體結(jié)構(gòu)和各部分功能分析，說(shuō)明了測(cè)試系統(tǒng)中數(shù)字信號(hào)的數(shù)據(jù)通道組成。
　　2.介紹了雙通道模數(shù)轉(zhuǎn)換器的配置操作原理和FIFO接口的設(shè)計(jì)使用，在此基礎(chǔ)上采用FPGA自帶的FIFO核生成器

3、實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換電路與FPGA電路的獨(dú)立時(shí)鐘位寬轉(zhuǎn)換FIFO緩沖結(jié)構(gòu)的功能仿真。
　　3.介紹了DDR3 SDRAM存儲(chǔ)器的發(fā)展與工作原理，說(shuō)明了DDR3 SDRAM控制器接口和控制器指令時(shí)序操作原理，采用Xilinx FPGA MIG核生成器生成DDR3 SDRAM控制器并做了功能仿真，在FPGA硬件開(kāi)發(fā)板上對(duì)控制器的讀寫(xiě)功能進(jìn)行了驗(yàn)證。
　　4.介紹了高速串行接口的系統(tǒng)組成，在此基礎(chǔ)上說(shuō)明了Xilinx Virtex-6