基于FPGA物理級(jí)的魯棒芯核水印算法.pdf

1、隨著大規(guī)模集成電路(VLSI)系統(tǒng)的高速發(fā)展，人們對(duì)數(shù)字集成系統(tǒng)的需求也在不斷提高，在一塊硅片上總是希望可以實(shí)現(xiàn)更多的邏輯功能，可編程邏輯門陳列(FPGA)技術(shù)已經(jīng)逐漸變?yōu)橹饕募呻娐吩O(shè)計(jì)。但在FPGA設(shè)計(jì)的開(kāi)發(fā)中，知識(shí)產(chǎn)權(quán)芯核(Intellectual Property)的復(fù)用問(wèn)題已成為各大半導(dǎo)體公司降低產(chǎn)品風(fēng)險(xiǎn)和縮短設(shè)計(jì)周期的重要關(guān)注。因此，在芯核復(fù)用技術(shù)中的知識(shí)產(chǎn)權(quán)保護(hù)問(wèn)題，已成為研究機(jī)構(gòu)和眾多半導(dǎo)體公司共同關(guān)注的重點(diǎn)。

2、　　數(shù)字芯核可復(fù)用技術(shù)是縮短芯片設(shè)計(jì)周期和降低芯片設(shè)計(jì)成本的關(guān)鍵，然而這種技術(shù)在芯核知識(shí)產(chǎn)權(quán)保護(hù)的實(shí)際應(yīng)用中往往容易受到非法攻擊者的攻擊威脅。考慮到設(shè)計(jì)和開(kāi)發(fā)一個(gè)新的FPGA芯核電路需要耗費(fèi)大量的時(shí)間和精力，在芯核復(fù)用過(guò)程中，芯核的所有者總是不希望設(shè)計(jì)被非法盜用。因此，F(xiàn)PGA芯核水印技術(shù)作為一種有效的版權(quán)保護(hù)手段已成為目前研究的熱點(diǎn)。
　　本文首先提出一種基于比特流文件的魯棒芯核水印算法，該算法主要通過(guò)偽隨機(jī)序列來(lái)確定水印信息嵌

3、入空閑查找表(LUT)的位置;然后，利用比特流文件中LUT的信息表來(lái)分散的隱藏不同的水印信息;當(dāng)水印信息需要進(jìn)行提取時(shí)，可以利用FPGA可重構(gòu)的特點(diǎn)，將水印信息依次從FPGA的LUT位置中重構(gòu)提取出來(lái)。從VirtexXCV600-6bg432平臺(tái)上的驗(yàn)證結(jié)果表明，在保證整個(gè)芯核水印電路邏輯功能不受影響的前提下，本文方法相比于對(duì)比文獻(xiàn)的方法具有魯棒性較強(qiáng)以及資源開(kāi)銷低的優(yōu)點(diǎn)。接著本文提出一種在FPGA設(shè)計(jì)中的網(wǎng)表結(jié)構(gòu)嵌入水印的方法，通過(guò)限

4、制邏輯表的動(dòng)態(tài)尋址的一部分，從而釋放查找表(LUT)用于插入水印信息的空間。這樣可以緊緊的將水印信息和邏輯功能整合在一起，防止簡(jiǎn)單地刪除標(biāo)記對(duì)知識(shí)產(chǎn)權(quán)的損害。將承載有邏輯功能的LUT轉(zhuǎn)換為基于LUT的移位寄存器(Shift Register)的方法預(yù)防水印信息被優(yōu)化工具移除，以此來(lái)提高嵌入水印的魯棒性。利用這種方法，將水印嵌入完全透明的開(kāi)發(fā)環(huán)境，同時(shí)可以從FPGA的比特文件中提取水印。該方法在基于FPGA的XilinxVirtex-Ⅱ環(huán)