基于軟件無線電的通用位同步器研究與實現(xiàn).pdf

1、位同步是通信系統(tǒng)的重要組成部分，也是通信技術研究的熱點課題。軟件無線電接收機對位同步的要求更高，需要滿足多種基帶信號的速率。本文主要研究軟件無線電系統(tǒng)通用位同步器，使其能夠適應較寬基帶碼元的速率范圍。
　　 本文首先對位同步技術的研究現(xiàn)狀、發(fā)展趨勢、實現(xiàn)方法等進行了研究，提出了一種通用位同步器的設計方案，并在FPGA平臺上實現(xiàn)了該方案的軟硬件設計。該位同步器將Gardner算法改進為定時環(huán)路的參數(shù)由外部控制器設置的實現(xiàn)結(jié)構，具有

2、采樣率低、可得到最佳判決值、可適應較寬速率范圍的基帶碼元等優(yōu)點。
　　 然后以FPGA為核心設計了通用位同步器的硬件電路。外部控制器采用MCU(AT89C52)對FPGA電路參數(shù)進行設置，并擴展16位鍵盤和LCD顯示實現(xiàn)與用戶的交互。位同步器輸入的模擬信號通過A/D轉(zhuǎn)換為數(shù)字序列后，進入FPGA芯片進行數(shù)字處理，然后通過D/A轉(zhuǎn)換為模擬波形，供觀察測試和接收機后續(xù)模塊的使用。該電路不僅可以滿足通用位同步器的硬件要求，同時模塊化的

3、靈活設計，使其可以成為軟件無線電實驗設備后續(xù)開發(fā)的通用平臺。
　　 在Quartus環(huán)境下、采用VHDL語言、基于模塊化的思想對通用位同步器進行了FPGA程序設計，包含內(nèi)插濾波器、定時誤差檢測、環(huán)路濾波器、內(nèi)部控制器和外部控制器接口等模塊，并對主要模塊進行了功能仿真。為實現(xiàn)位同步器的通用性，內(nèi)插濾波器采用了沖激響應系數(shù)可實時計算的Farrow結(jié)構，定時誤差檢測采用了適合較高碼元速率且與載頻偏差無關的GA-TED算法，分頻器、環(huán)路