高速大容量存儲(chǔ)器的控制器設(shè)計(jì)與驗(yàn)證.pdf

1、現(xiàn)如今，處理器技術(shù)的發(fā)展日新月異，其對(duì)高速大容量存儲(chǔ)器性能的要求也越發(fā)的嚴(yán)苛。而在各類常用的隨機(jī)存儲(chǔ)器件中，尤以DDR3存儲(chǔ)器的使用最為廣泛。DDR3存儲(chǔ)器具有速率高、容量大、售價(jià)低廉等多種優(yōu)勢(shì)。由于存儲(chǔ)器無法對(duì)處理器的訪存命令做出直接的應(yīng)答，且操作起來邏輯十分復(fù)雜，對(duì)讀寫時(shí)序的要求也尤其嚴(yán)格，因而設(shè)計(jì)出一款效能良好的存儲(chǔ)器控制器將是該領(lǐng)域今后很長(zhǎng)一段時(shí)間努力的重點(diǎn)。另外，近些年 FPGA整體性能的提升也越發(fā)的迅猛。新一代的FPGA已經(jīng)

2、能夠提供更多的邏輯資源、更快的運(yùn)算速度和更豐富的存儲(chǔ)器接口解決方案。因此，選用FPGA來輔助進(jìn)行存儲(chǔ)器控制器的設(shè)計(jì)受到越來越多開發(fā)人員的青睞。
　　本文以DDR3高速大容量存儲(chǔ)器為研究對(duì)象，結(jié)合存儲(chǔ)器的國(guó)內(nèi)外發(fā)展現(xiàn)狀，對(duì)DDR3存儲(chǔ)芯片的特性及使用原理進(jìn)行了深入細(xì)致地分析。最終，設(shè)計(jì)出一款以Altera公司Stratix IV系列FPGA為開發(fā)平臺(tái)的DDR3控制器，完成了與新型UniPHY物理接口的集成。之后搭建了相應(yīng)的測(cè)試平臺(tái)，

3、通過相關(guān)軟件完成了控制器的仿真測(cè)試及FPGA驗(yàn)證工作。測(cè)試的結(jié)果與預(yù)期相符，驗(yàn)證了控制器設(shè)計(jì)的正確性。具體完成的工作如下：
　　（1）從DDR3存儲(chǔ)器的內(nèi)部結(jié)構(gòu)及工作機(jī)理出發(fā)，對(duì)存儲(chǔ)器的讀寫控制時(shí)序進(jìn)行了詳細(xì)的分析；
　?。?）系統(tǒng)地規(guī)劃了DDR3控制器的整體架構(gòu)，對(duì)控制器內(nèi)部每個(gè)子系統(tǒng)的功能、設(shè)計(jì)思路及實(shí)現(xiàn)方式進(jìn)行了細(xì)致的描述；
　?。?）對(duì)新型UniPHY物理IP核的內(nèi)部結(jié)構(gòu)進(jìn)行了深入的研究，完成了UniPHY物理