高速SERDES中自適應(yīng)均衡器與VCO的設(shè)計.pdf

1、隨著現(xiàn)代社會信息量快速的增長、集成電路性能的不斷提升以及多媒體等技術(shù)的長足進(jìn)步，通信數(shù)據(jù)的傳輸量必然也以相應(yīng)的速度增加，故而人們對通信帶寬及信號速率的需求也日益增大，SerDes便是在這樣的背景下逐漸成為數(shù)據(jù)傳輸系統(tǒng)中最常用的結(jié)構(gòu)之一。
　　本文研究的均衡器是應(yīng)用于接收機(jī)的自適應(yīng)判決反饋均衡器，它位于前饋均衡器之后，用來消除碼間干擾的后標(biāo)分量，首先采用了TSMC CMOS工藝設(shè)計并仿真了20Gb/s兩抽頭的自適應(yīng)判決反饋均衡器，自

2、適應(yīng)判決反饋均衡器由均衡、誤差檢測和系數(shù)更新三個模塊組成，它利用均衡模塊去實現(xiàn)均衡效果，利用誤差檢測模塊和系數(shù)更新模塊實現(xiàn)自適應(yīng)功能，同時為達(dá)到較高的工作速率，判決反饋均衡電路采用了半速率結(jié)構(gòu)。后仿真結(jié)果表明，在輸入數(shù)據(jù)速率為20Gb/s，系統(tǒng)時鐘為10GHz時，自適應(yīng)判決反饋均衡器達(dá)到了設(shè)計要求。其次設(shè)計了應(yīng)用于CDR中的壓控振蕩器，詳細(xì)論述了電感電容壓控振蕩器的基本原理，認(rèn)真分析了壓控振蕩器的相位噪聲模型，并對相位噪聲提出幾種了優(yōu)化