高速串行信號(hào)均衡器研究與設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩83頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、有線信道與頻率相關(guān)高頻損耗極大的限制了通信速率與通信距離的提升。高速串行均衡器廣泛運(yùn)用于高速串行鏈路中，用于補(bǔ)償信道的高頻損耗，提升接收端的信號(hào)質(zhì)量，以減小誤碼率。
　　本文采用SMIC0.18μm CMOS工藝設(shè)計(jì)了一款均衡速率為10Gb/s的線性均衡器芯片，該芯片由線性均衡器、輸出緩沖器和直流失調(diào)消除電路三部電路組成。為了減小有源CTLE中由低頻段過補(bǔ)償和欠補(bǔ)償引起的輸出信號(hào)抖動(dòng)增加，本文提出了一種新的低頻增益分段可調(diào)的線性均

2、衡器，該均衡器的峰值增益為14.5dB，峰值增益點(diǎn)頻率為8.3GHz。均衡器芯片的輸出緩沖器采用了三級(jí)緩沖器級(jí)聯(lián)，為了提高輸出緩沖器的帶寬并減小其輸入電容，本文采用了fT倍頻器、有源負(fù)反饋和電感并聯(lián)峰化等帶寬擴(kuò)展技術(shù)，輸出緩沖器總的增益為17.5dB，-3dB帶寬為9.7GHz，輸出擺幅為850mVdiffp-p。本文還研究了片上電感設(shè)計(jì)仿真技術(shù)，用于減小均衡器芯片面積。
　　最后本文完成了整個(gè)芯片的版圖設(shè)計(jì)并采用SMIC0.18

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論