FPGA的遠(yuǎn)程升級研究及應(yīng)用.pdf

1、隨著FPGA（Field Programmable Gate Array）的應(yīng)用越來越廣泛和基于SRAM工藝的FPGA通過修改配置存儲器即可方便實(shí)現(xiàn)系統(tǒng)升級，設(shè)計人員一直在尋求實(shí)現(xiàn)FPGA系統(tǒng)升級尤其是系統(tǒng)遠(yuǎn)程升級的方案。目前已經(jīng)提出了基于單片機(jī)、ARM、CPLD或者是主控FPGA的遠(yuǎn)程升級方案，但是這些方案都需要外部控制器對待配置FPGA芯片進(jìn)行配置控制，增加了電路設(shè)計的復(fù)雜度和配置出錯的幾率，同時也提高了系統(tǒng)設(shè)計的成本。
　　

2、針對以上方案存在的不足，本文提出了一種通過TCP/IP協(xié)議實(shí)現(xiàn)遠(yuǎn)程升級數(shù)據(jù)的傳輸，在單片F(xiàn)PGA芯片上實(shí)現(xiàn)系統(tǒng)升級的方案。對于本方案的研究，論文主要完成了以下的工作：
　?。?）系統(tǒng)總體方案設(shè)計
　　分析TCP/IP協(xié)議進(jìn)行遠(yuǎn)程升級數(shù)據(jù)傳輸?shù)能浻布枨?，最終選用了嵌入式SOPC+μC/OS-II+LwIP的總體設(shè)計方案；并完成了SOPC片上系統(tǒng)的組建、μC/OS-II精簡指令集實(shí)時操作系統(tǒng)和LwIP協(xié)議棧在Nios II C

3、PU的移植；在eclipse軟件中編寫了相應(yīng)的測試代碼，通過JTAG調(diào)試工具在Nios II console窗口顯示測試結(jié)果，驗(yàn)證了移植的正確性；
　?。?）系統(tǒng)硬件平臺設(shè)計
　　分析了 FPGA遠(yuǎn)程升級系統(tǒng)和自身功能系統(tǒng)的對資源的需求，對硬件電路進(jìn)行了模塊劃分，并選擇合適的芯片，在Altium designer軟件中完成了原理圖設(shè)計、PCB電路圖設(shè)計；對設(shè)計完成的電路板進(jìn)行了焊接和測試，解決了設(shè)計中的問題，實(shí)現(xiàn)了硬件平臺的

4、正常工作；
　　（3）以太網(wǎng)收發(fā)芯片IP核的設(shè)計
　　用硬件描述語言設(shè)計了以太網(wǎng)收發(fā)芯片MAC子層通信的IP核代碼，在Qsys工具中實(shí)現(xiàn)了IP組件的生成；在eclipse軟件中，通過PC機(jī)與設(shè)計的IP組件進(jìn)行通信，在Nios II console窗口中顯示獲取到的結(jié)果，從而驗(yàn)證了設(shè)計的正確性。
　?。?）集成設(shè)計的各個部分，驗(yàn)證系統(tǒng)設(shè)計的功能
　　把設(shè)計的各個功能部分集成在一個系統(tǒng)中，設(shè)計了遠(yuǎn)程系統(tǒng)升級的流程，編