基于FPGA的TS流傳輸系統(tǒng)設(shè)計與實現(xiàn).pdf

1、如今,我們進(jìn)入了信息化、網(wǎng)絡(luò)化、數(shù)字化的時代,豐富的影音信號充斥著我們的生活。先進(jìn)的嵌入式技術(shù)亦推動了數(shù)字媒體相關(guān)領(lǐng)域的蓬勃發(fā)展。在數(shù)字電視廣播領(lǐng)域都是采用MPEG-2標(biāo)準(zhǔn)壓縮的音視頻作為傳輸信號,在MPEG-2系統(tǒng)層中將其定義為傳輸流(TS)。當(dāng)TS流引入IP網(wǎng)絡(luò)時,就是目前數(shù)字電視廣播領(lǐng)域中處于旺盛時期的TSOverIP技術(shù)。
　　自2008年以來,音視頻技術(shù)突飛猛進(jìn),數(shù)字機(jī)頂盒、數(shù)字衛(wèi)星接收機(jī)(IRD)等處理數(shù)字音視頻信號的

2、產(chǎn)品獲得了難得的發(fā)展契機(jī)?，F(xiàn)在已有ASIC、MCU、DSP等方案實現(xiàn)產(chǎn)品的TS網(wǎng)絡(luò)傳輸功能,但是它們存在成本高、設(shè)計復(fù)雜、移植性差等缺點(diǎn)。本課題采用FPGA實現(xiàn)局域網(wǎng)傳輸TS流的解決方案。本文在已有IRD的基礎(chǔ)上添加網(wǎng)絡(luò)傳輸系統(tǒng)的硬件平臺,解決了獲取對方主機(jī)的物理地址建立網(wǎng)絡(luò)連接,獲取網(wǎng)絡(luò)實時狀況信息,選擇性地對TS流進(jìn)行UDP封裝或RTP封裝,對任一路TS流進(jìn)行單播或者組播等問題。
　　本課題采用FPGA搭配MAC層芯片AX88

3、180和PHY層芯片88E1111的硬件實現(xiàn)方案。通過靈活的VerilogHDL語言對FPGA進(jìn)行開發(fā),分模塊地實現(xiàn)網(wǎng)絡(luò)傳輸系統(tǒng)的各個功能。首先設(shè)計了MAC層和PHY層初始化模塊完成以太網(wǎng)控制芯片AX88180的寄存器配置,令A(yù)X88180與88E1111建立RGMII通信模式。其次設(shè)計了數(shù)據(jù)接收模塊,通過UDP、ARP、ICMP和IGMP的協(xié)議類型的比對,對以太網(wǎng)幀進(jìn)行解封裝,獲取各協(xié)議的相關(guān)參數(shù)。然后設(shè)計了中間數(shù)據(jù)處理模塊,包括物理

4、地址轉(zhuǎn)換,ICMP/IGMP校驗和計算以及TS流的調(diào)整;在發(fā)送模塊中,分別設(shè)計了ARP、ICMP、IGMP、UDP協(xié)議的以太網(wǎng)幀封裝。最后使用QuartusII9.1中的SignalTapIILogicAnalyzer實時抓取FPGA端口的數(shù)據(jù),檢查封裝序列的正確性;利用網(wǎng)絡(luò)抓包工具Ethereal對數(shù)字衛(wèi)星接收機(jī)的網(wǎng)絡(luò)傳輸數(shù)據(jù)進(jìn)行實時監(jiān)測,證明了其良好的局域網(wǎng)連接能力;并且使用數(shù)字衛(wèi)星接收機(jī)的軟件功能統(tǒng)計出傳輸速率和丟包率,進(jìn)一步驗證