聲納高速數(shù)據(jù)流傳輸系統(tǒng)設計與實現(xiàn).pdf

1、淺水環(huán)境中存在海底和海表面的反射，混響以及人為噪聲等許多不利因素，現(xiàn)代數(shù)字聲納多采用規(guī)模龐大的接收陣以獲得較高的陣增益和較好的空間分辨力，由此產(chǎn)生的大量的數(shù)據(jù)需要通過高速數(shù)據(jù)流系統(tǒng)傳輸。聲納系統(tǒng)信號處理常用的方法是丟棄原始采集數(shù)據(jù)，只傳輸經(jīng)實時數(shù)據(jù)處理系統(tǒng)處理后的數(shù)據(jù)。這種方法雖然降低了需要傳輸?shù)臄?shù)據(jù)量，但是在系統(tǒng)實際使用中具有很大的局限性，尤其是在一個聲納系統(tǒng)的調(diào)試和故障診斷階段，保留原始數(shù)據(jù)有重要的價值。
　　 現(xiàn)有的聲納系

2、統(tǒng)大多是以數(shù)字信號處理器為核心，通過輔助專用設備或芯片實現(xiàn)數(shù)據(jù)傳輸，其傳輸速率常常需要與其它處理或控制功能進行平衡，本文提出了一種優(yōu)化的聲納數(shù)據(jù)傳輸系統(tǒng)設計方案。系統(tǒng)硬件是基于現(xiàn)場可編程邏輯陣列(FPGA)及其微處理器。FPGA由于靈活性好今年來被廣泛地應用于信號處理領域。利用千兆以太網(wǎng)技術，F(xiàn)PGA系統(tǒng)可以在實時處理數(shù)據(jù)傳輸?shù)耐瑫r，完成與遠程外部終端的高速數(shù)據(jù)通訊。聲納傳輸系統(tǒng)通過硬件上的通信總線接口接收前端系統(tǒng)發(fā)送的數(shù)據(jù)流，再通過千

3、兆以太網(wǎng)將數(shù)據(jù)經(jīng)上百米的電纜傳輸?shù)礁啥说娘@控臺存儲，因此，整個傳輸系統(tǒng)的速率由高速通信總線接口速率和網(wǎng)絡速率共同決定。
　　 論文中的聲納傳輸系統(tǒng)的硬件是一塊自主設計的小巧緊湊的用戶板，包括一片內(nèi)嵌微處理器的Xilinx FPGA芯片，千兆以太網(wǎng)PHY，通信總線接口和存儲器。系統(tǒng)軟件是在微處理器上移植嵌入式操作系統(tǒng)和TCP/IP協(xié)議棧完成傳輸軟件程序，僅需通過軟件調(diào)整，系統(tǒng)可以適用于不同聲納的傳輸速率要求和數(shù)據(jù)存儲設計，從而擁有