基于FPGA和雙DSP結(jié)構(gòu)的視頻處理模塊設(shè)計(jì)及驗(yàn)證.pdf

1、隨著數(shù)字化信息時(shí)代的來臨，數(shù)字視頻圖像處理技術(shù)得到了高速的發(fā)展，高復(fù)雜度、高分辨率、高實(shí)時(shí)性的數(shù)字視頻圖像處理算法給傳統(tǒng)的視頻圖像處理平臺(tái)帶來了嚴(yán)峻的考驗(yàn)。
　　傳統(tǒng)的視頻圖像處理平臺(tái)主要依賴專用的圖像采集板卡和處理板卡，并借助PC機(jī)加以實(shí)現(xiàn)。這種傳統(tǒng)視頻圖像處理平臺(tái)一般僅能完成特定的任務(wù)，處理平臺(tái)整體比較龐大，功耗較高，并且實(shí)時(shí)性有限。這些缺點(diǎn)，使傳統(tǒng)的視頻圖像處理平臺(tái)架構(gòu)在當(dāng)前的實(shí)際應(yīng)用中受到很大的限制，在一定程度上制約了相關(guān)

2、領(lǐng)域的發(fā)展。
　　本文的主要目的就是設(shè)計(jì)一種基于 RapidIO傳輸協(xié)議，以 FPGA為邏輯控制中心，以DSP為核心處理機(jī)的通用視頻數(shù)據(jù)處理模塊。該模塊主要用以對(duì)數(shù)字視頻圖像處理的相關(guān)算法進(jìn)行驗(yàn)證分析，該模塊滿足現(xiàn)代視頻圖像處理系統(tǒng)對(duì)速率、數(shù)據(jù)量、功耗的要求，包含特定的輸入輸出接口，具有實(shí)時(shí)性、小型化的特點(diǎn)。
　　本文首先介紹本設(shè)計(jì)的背景及研究意義，并對(duì)本文的結(jié)構(gòu)和內(nèi)容加以描述；然后根據(jù)用戶需求，提出了基于FPGA和雙DSP

3、的硬件設(shè)計(jì)總體架構(gòu)；接下來介紹處理模塊硬件電路的具體設(shè)計(jì)，主要包括電源設(shè)計(jì)、視頻數(shù)據(jù)高速緩存單元設(shè)計(jì)、各種擴(kuò)展接口的設(shè)計(jì)、主從處理器數(shù)據(jù)傳輸通道設(shè)計(jì)等；之后選用了較常使用的開運(yùn)算算法、邊緣檢測(cè)算法、H.264編碼算法在模塊內(nèi)部加以實(shí)現(xiàn)和驗(yàn)證；然后詳細(xì)介紹硬件電路的調(diào)試過程，驗(yàn)證處理平臺(tái)的運(yùn)行有效性；最后總結(jié)全文，并提出平臺(tái)今后的研究方向。
　　通過驗(yàn)證分析，本文設(shè)計(jì)的模塊可以正常運(yùn)行，相關(guān)硬件電路均滿足設(shè)計(jì)要求，為FPGA和DSP