基于FPGA和雙DSP結構的視頻處理模塊設計及驗證.pdf

1、隨著數(shù)字化信息時代的來臨，數(shù)字視頻圖像處理技術得到了高速的發(fā)展，高復雜度、高分辨率、高實時性的數(shù)字視頻圖像處理算法給傳統(tǒng)的視頻圖像處理平臺帶來了嚴峻的考驗。
　　傳統(tǒng)的視頻圖像處理平臺主要依賴專用的圖像采集板卡和處理板卡，并借助PC機加以實現(xiàn)。這種傳統(tǒng)視頻圖像處理平臺一般僅能完成特定的任務，處理平臺整體比較龐大，功耗較高，并且實時性有限。這些缺點，使傳統(tǒng)的視頻圖像處理平臺架構在當前的實際應用中受到很大的限制，在一定程度上制約了相關

2、領域的發(fā)展。
　　本文的主要目的就是設計一種基于 RapidIO傳輸協(xié)議，以 FPGA為邏輯控制中心，以DSP為核心處理機的通用視頻數(shù)據(jù)處理模塊。該模塊主要用以對數(shù)字視頻圖像處理的相關算法進行驗證分析，該模塊滿足現(xiàn)代視頻圖像處理系統(tǒng)對速率、數(shù)據(jù)量、功耗的要求，包含特定的輸入輸出接口，具有實時性、小型化的特點。
　　本文首先介紹本設計的背景及研究意義，并對本文的結構和內容加以描述；然后根據(jù)用戶需求，提出了基于FPGA和雙DSP

3、的硬件設計總體架構；接下來介紹處理模塊硬件電路的具體設計，主要包括電源設計、視頻數(shù)據(jù)高速緩存單元設計、各種擴展接口的設計、主從處理器數(shù)據(jù)傳輸通道設計等；之后選用了較常使用的開運算算法、邊緣檢測算法、H.264編碼算法在模塊內部加以實現(xiàn)和驗證；然后詳細介紹硬件電路的調試過程，驗證處理平臺的運行有效性；最后總結全文，并提出平臺今后的研究方向。
　　通過驗證分析，本文設計的模塊可以正常運行，相關硬件電路均滿足設計要求，為FPGA和DSP