基于DSP和FPGA的視頻實(shí)時(shí)專用處理平臺(tái)設(shè)計(jì)與研究.pdf

1、多媒體技術(shù)的高速發(fā)展，使得數(shù)字圖像處理技術(shù)越來越多應(yīng)用于各個(gè)行業(yè)。在處理圖像的過程中，圖像數(shù)據(jù)量大，特征難提取，所以大多采用復(fù)雜的處理算法，這樣就難免降低了圖像處理的實(shí)時(shí)性。為了保證算法執(zhí)行的速度，設(shè)計(jì)以高速處理器為基礎(chǔ)的硬件平臺(tái)來完成復(fù)雜圖像處理算法的研究顯得尤為重要。
　　 本文基于賽靈思V5系列FPGA(現(xiàn)場(chǎng)可編程門陣列)和TI公司C6000系列DSP(數(shù)字信號(hào)處理器)架構(gòu)，實(shí)現(xiàn)集視頻采集接收、存儲(chǔ)、高速傳輸、處理于一體的

2、硬件平臺(tái)設(shè)計(jì)。該平臺(tái)中的FPGA部分完成對(duì)圖像數(shù)據(jù)的預(yù)處理(濾波降噪等)功能，DSP部分用以實(shí)現(xiàn)圖像處理中計(jì)算量大，運(yùn)算精度和速度要求高的算法研究。
　　 此外，由于視頻信號(hào)的數(shù)據(jù)量大，對(duì)系統(tǒng)實(shí)時(shí)性和硬件平臺(tái)處理速度要求高，因此，保證高速數(shù)字電路設(shè)計(jì)中的信號(hào)完整性，是系統(tǒng)穩(wěn)定、可靠運(yùn)行的前提。本文采用業(yè)內(nèi)先進(jìn)的信號(hào)完整性分析軟件HyperLynx及相關(guān)芯片的IBIS仿真模型，通過在軟件中對(duì)信號(hào)進(jìn)行仿真，比較仿真結(jié)果，提出減少和消