靜電放電及其防護器件研究.pdf

1、靜電放電(ESD)是造成集成電路失效的主要原因之一。研究ESD機理并采用適當(dāng)有效的方法防止損害發(fā)生對集成電路的可靠性有重大影響。隨著微電子行業(yè)的發(fā)展，集成電路的ESD保護面臨越來越大的挑戰(zhàn)。對集成電路的ESD可靠性進行研究，采取有效措施對集成電路芯片進行ESD保護，具有重要的理論意義和實際價值。
　　本文對集成電路芯片內(nèi)高壓ESD保護器件進行深入研究。采用互補型和雙擴散型(CDMOS)制造工藝，流片制備了三種不同形狀的高壓N溝道橫

2、向擴散MOS的ESD器件，采用傳輸線脈沖測試(TLP)系統(tǒng)測試器件的性能參數(shù)，結(jié)果顯示，方型版圖結(jié)構(gòu)的電流能力比傳統(tǒng)的叉指型和八角型分別增加30％和25％以上，具有高的魯棒性，低的漏電流特性和高的電流放電效率。采用0.5微米5V/18V CDMOS工藝流片兩組可控硅整流(SCR)ESD器件，使用TLP系統(tǒng)測試器件的性能參數(shù)，結(jié)果表明，LDMOS-SCR ESD器件的維持電壓隨著N阱內(nèi)P+區(qū)和P阱內(nèi)N+區(qū)間距線性增大，而單位面積的失效電流

3、線性減小。擬合維持電壓和單位面積失效電流隨間距變化的解析表達(dá)式，得到與實際一致的結(jié)果。采用軟件仿真，獲取單向LDMOS-SCR ESD器件工作時I-V曲線，結(jié)果顯示，器件的漂移區(qū)長度增加提高器件的失效電流但降低維持電壓。提取關(guān)鍵點的少數(shù)載流子濃度、電流密度、電壓強度等電學(xué)特性參數(shù)，分析得出內(nèi)部載流子輸運能力增強，但導(dǎo)通電阻無明顯變化是該現(xiàn)象的內(nèi)在原因。流片測試結(jié)果驗證了仿真結(jié)果的正確性。雙向高壓DDSCR器件由兩個單向SCR結(jié)構(gòu)器件構(gòu)成

4、，研究發(fā)現(xiàn)DDSCR器件內(nèi)對應(yīng)于單向SCR結(jié)構(gòu)器件漂移區(qū)的區(qū)域長度與器件性能有關(guān)。區(qū)域長度大，維持電壓高，ESD保護水平降低;反之亦然。提出了一種新型的ESD保護器件(M-ESD器件)，該器件內(nèi)部憶阻器與寄生晶體管組成的系統(tǒng)能夠有效地協(xié)同工作，在不增大芯片面積和不降低維持電壓的情況下，使器件的失效電流增加，提高器件的保護水平。為了獲得適合于M-ESD器件的憶阻元件，研究了納米級器件Ag/Mo Se2/Au的憶阻屬性，采用水熱法合成了Mo

5、Se2納米樣品，由光刻制作電極，器件顯示出良好的雙極電阻開關(guān)行為和較低的工作電壓。
　　本文對片外ESD保護壓敏電阻進行了研究。提出了一種新型抗沖擊老化的ZnO壓敏陶瓷ESD器件，增加Pr0.1Ca0.9MnO3陶瓷層，用于提高壓敏電阻多次擊穿后的抗老化能力。采用固相燒結(jié)方法制備了Pr1-xCaxMnO3(x=0.1)陶瓷樣品，對樣品在磁場和電場下直流、交流輸運性質(zhì)的研究表明，其電阻可分為晶粒體電阻與晶界電阻兩部分，特性差異明顯。

6、同時測量了樣品在不同頻率下的阻抗溫譜，擬合得出勢壘高度與用直流R-T數(shù)據(jù)得出的激活能一致。提出一種新型抗寄生電容干擾的ZnO壓敏ESD器件，制備了BiMnO3+δ樣品作為新型器件的憶阻材料，研究納米級器件Ag/BiMnO3+δ/Ag的憶阻屬性。結(jié)果表明，Ag/BiMnO3+δ/Ag器件的關(guān)/開電阻率達(dá)10，并且具有很好的穩(wěn)定性。
　　本文還對防靜電材料進行研究，采用電化學(xué)沉積的方法，在銅襯底上制備一層硫化亞銅樣品，在樣品和銅襯底上