VLIW DSP編譯器向量化優(yōu)化技術及指令分簇算法研究.pdf

1、現(xiàn)代數(shù)字信號處理器經(jīng)常采用超長指令字體系結構。與通用處理器普遍采用的超標量體系結構相比，超長指令字將調度任務交由編譯器完成，這對編譯器的后端優(yōu)化提出了挑戰(zhàn)。
　　 BWDSP100是中國電子科技集團38研究所研發(fā)的一款數(shù)字信號處理器芯片，本文的工作是在BWDSP100上基于EDG C/C++編譯器前端和開源編譯器基礎設施IMPACT實現(xiàn)BWCC C編譯器，并對BWCC編譯器進行性能優(yōu)化。本文的主要工作有三部分:一是BWCC C編

2、譯器的設計與實現(xiàn)，即在EDG前端和IMPACT上做移植和功能擴展的工作。二是實現(xiàn)向量化優(yōu)化和指令選擇優(yōu)化。三是針對BWDSP100的體系結構，提出基于代價模型的啟發(fā)式指令分簇算法。
　　 基于EDG C/C++編譯器前端和編譯器基礎設施IMPACT實現(xiàn)BWCC C編譯器的工作涉及編譯器后端機器描述，指令注釋，寄存器分配，堆棧設計，生成匯編語言等方面的制定。在能夠正確生成BWDSP100匯編代碼的基礎上，增加調試信息的生成和BWC

3、C C編譯器從linux環(huán)境到windows環(huán)境的移植。
　　 向量化優(yōu)化則通過一些循環(huán)變換技術合成SIMD指令。指令選擇優(yōu)化主要指復數(shù)指令，求最大指令，乘累加指令等數(shù)字信號處理器特殊指令的合成。
　　 基于代價模型的啟發(fā)式指令分簇算法同時考慮了非向量化指令和向量化指令的指令分簇問題。在建立數(shù)據(jù)流圖的基礎上，將指令執(zhí)行對計算資源的開銷，簇間傳輸?shù)拈_銷和寄存器使用的開銷進行建模，做出指令分簇決策。最后實驗表明，采用指令分簇