面向分簇結(jié)構(gòu)的編譯器后端設(shè)計(jì)與優(yōu)化.pdf

1、在傳統(tǒng)的VLIW處理器內(nèi)部，眾多計(jì)算資源通常集中在某個功能單元內(nèi)。隨著處理器發(fā)射寬度的增加，每個周期內(nèi)單個功能單元訪問數(shù)量激增，帶來了系統(tǒng)主頻降低、功耗上升等問題。在這種情況下，分簇結(jié)構(gòu)通過將集中的計(jì)算資源分散在多個功能單元上，并借助編譯器劃分指令流到多個簇上并行執(zhí)行，提高了系統(tǒng)主頻，降低了功耗和處理器設(shè)計(jì)復(fù)雜度。分簇結(jié)構(gòu)一般為：用多個獨(dú)立的寄存器文件代替單個集中的寄存器文件；每個獨(dú)立的寄存器文件與其私有的功能單元相連而組成一個簇。簇與

2、簇之間采用簇間總線傳送數(shù)據(jù)。分簇結(jié)構(gòu)下的編譯器在代碼生成階段指定每條指令在哪個簇上執(zhí)行。因此，編譯器分簇功能的設(shè)計(jì)決定了分簇結(jié)構(gòu)硬件效率的發(fā)揮。在IMPACT編譯器的基礎(chǔ)上，本文研究了面向分簇結(jié)構(gòu)的BWDSP處理器的編譯器后端設(shè)計(jì)。研究工作主要包括：
　　 ⑴研究移植IMPACT編譯器后端到BWDSP的方法和過程。
　　 ⑵對異構(gòu)簇-BWDSP的地址生成單元(Address-generation-unit)的優(yōu)化。主要是