10bit 80MS-s流水線模數(shù)轉(zhuǎn)換器IP核的研究與設(shè)計(jì).pdf

1、隨著通信以及多媒體技術(shù)的迅速發(fā)展，系統(tǒng)級(jí)芯片成為了當(dāng)前發(fā)展的潮流，高精度高速模數(shù)轉(zhuǎn)換器成為了系統(tǒng)級(jí)芯片設(shè)計(jì)中的一個(gè)關(guān)鍵技術(shù)。其中流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器由于在速度、精度以及功耗方面可以實(shí)現(xiàn)很好的折中，非常適合應(yīng)用于無線通信、HDTV(High Definition TV)、圖像識(shí)別等領(lǐng)域。
　　本文基于 SMIC0.18um Mix-signal1P6M with MIM工藝研究設(shè)計(jì)了一款10bit80MS/s流水線模數(shù)轉(zhuǎn)換器 IP核

2、，電源電壓為1.8V。主要工作包括：
　　(1)研究了流水線模數(shù)轉(zhuǎn)換器的基本工作原理，分析了流水線模數(shù)轉(zhuǎn)換器各種非理想因素、討論了一些低功耗技術(shù)以及系統(tǒng)架構(gòu)選擇的因素。
　　(2)確定了本款10bit80MS/s流水線 ADC的架構(gòu)為：前端采用采樣保持電路，后面1~8級(jí)流水級(jí)為1.5bit/stage結(jié)構(gòu)，第9級(jí)為2bitflashADC；同時(shí)為了降低功耗，采用了運(yùn)放性能以及電容大小逐級(jí)縮減以及相鄰流水級(jí)運(yùn)放共享技術(shù)；采用數(shù)

3、字校正算法減小比較器失調(diào)帶來的影響。
　　(3)設(shè)計(jì)了柵壓自舉開關(guān)，在80MHz的采樣頻率下 SFDR為72.5dB；設(shè)計(jì)了增益自舉折疊共源共柵運(yùn)算放大器，其增益以及建立時(shí)間滿足要求并且留了比較多的設(shè)計(jì)裕量；設(shè)計(jì)了功耗較小的動(dòng)態(tài)比較器，速度快并且失調(diào)電壓并未超出數(shù)字校正的范圍；設(shè)計(jì)了高速穩(wěn)定的片上參考電壓以及基準(zhǔn)電流產(chǎn)生電路。
　　(4)完成了芯片的版圖設(shè)計(jì)并進(jìn)行了流片與測(cè)試。
　　測(cè)試結(jié)果表明，芯片工作于80MHz采