流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計.pdf

1、隨著無線通信系統(tǒng)及便攜式視頻影像設(shè)備的快速增長,如通訊中的無線局域網(wǎng),消費產(chǎn)品中的手機、高清晰度電視等,對于低功率及高轉(zhuǎn)換速率的集成電路有著不可或缺的需求。在現(xiàn)有的模數(shù)轉(zhuǎn)換器(analog-to-digital convertor,簡稱ADC或A/D轉(zhuǎn)換器)結(jié)構(gòu)中,流水線結(jié)構(gòu)在能達到高速的輸入性能和快速的處理能力方面被證明是最有效的ADC結(jié)構(gòu)。
　　 本論文以提高采樣速率為目標,采用TSMC0.18μm CMOS工藝,設(shè)計了一個

2、具有12 bit,200Msps的流水線模數(shù)轉(zhuǎn)換器,研究成果及創(chuàng)新點如下：
　　 (1)提出了新型的基于CCII的雙采樣保持電路,打破了傳統(tǒng)的采樣-保持-采樣的模式,合理的利用了時間實現(xiàn)了采樣-保持-采樣和保持-采樣-保持兩種模式同時進行,實現(xiàn)了200Msps的采樣速率。通過PSPICE仿真表明該電路具有良好的性能。
　　 (2)提出了新型的基于CCII的乘法型數(shù)模轉(zhuǎn)換器(multiplying digital to a

3、nalogconvertor,簡稱MDAC)電路,實現(xiàn)了采樣速率翻倍與電壓余差值的放大,很好的實現(xiàn)了MDAC的功能,同時采樣速率也達到了200Msps,通過PSPICE仿真表明,此MDAC電路具有高性能。
　　 本論文在提出的流水線ADC的基礎(chǔ)上,主要研究內(nèi)容包括以下幾個方面：
　　 (1)前10級用了每級1.5bit精度,最后一級2 bit Flash ADC的流水線結(jié)構(gòu),并采用數(shù)字校正電路對各級間誤差進行校正。

4、>　　 (2)模塊電路包括雙采樣保持電路、Sub-ADC、Sub-DAC、時鐘產(chǎn)生電路、延時電路和數(shù)字校正電路等。
　　 (3)整個電路用單個時鐘控制,采用時鐘樹來降低時鐘電路的負載,同時采用雙邊沿D觸發(fā)器實現(xiàn)延時電路。
　　 (4)編碼電路采用基于電流模式邏輯門電路的解碼方式,將溫度計碼轉(zhuǎn)換成二進制碼,進一步提高轉(zhuǎn)換速度和降低誤碼率。
　　 流水線ADC仿真結(jié)果表明,12 bit ADC最高采樣速率達200M