基于FPGA的可重構(gòu)多總線通信單元設(shè)計.pdf_第1頁
已閱讀1頁，還剩84頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著科學(xué)技術(shù)的發(fā)展，現(xiàn)代測試系統(tǒng)正向著“一機(jī)多用、一機(jī)多型”的軟硬件一體化方向發(fā)展，因此，要求試驗與測試一體化平臺的設(shè)計具有標(biāo)準(zhǔn)化、通用化、可擴(kuò)展化等特點。在試驗與測試一體化平臺中，外部總線是重要的組成部分之一。本文以試驗與測試一體化平臺的總線技術(shù)要求為背景，采用基于FPGA的可重構(gòu)技術(shù)，以多種串行總線為應(yīng)用條件，開展了基于FPGA的多總線通信單元設(shè)計。
　　論文使用現(xiàn)場可編輯邏輯門陣列（FPGA）芯片為主控芯片，利用其“硬件設(shè)計

2、軟件化”的優(yōu)點，以可編程形式最大程度的滿足系統(tǒng)設(shè)計各個要求。論文從研究背景入手，在分析相關(guān)技術(shù)的國內(nèi)外研究現(xiàn)狀基礎(chǔ)上，依據(jù)其主要功能，提出了系統(tǒng)的總體設(shè)計方案。根據(jù)設(shè)計方案，首先對系統(tǒng)硬件進(jìn)行了設(shè)計，包括FPGA硬件單元里的時鐘電路、電源電路、配置電路、復(fù)位電路和外部存儲電路以及總線單元里CAN總線、USB總線、RS-422的電路等；接著，通過分析各種串行總線的協(xié)議規(guī)范，使用硬件描述語言并結(jié)合SJA1000、CY7C68013A、MAX

3、3160協(xié)議芯片完成了總線的FPGA設(shè)計；系統(tǒng)根據(jù)FPGA可以多次重復(fù)配置的特點，采用可重構(gòu)技術(shù)動態(tài)地改變系統(tǒng)上FPGA芯片內(nèi)部邏輯功能，通過上位機(jī)LabView多總線通信單元來選調(diào)配置文件，從而動態(tài)的改變了系統(tǒng)的整體功能，并對可重構(gòu)配置進(jìn)行了時序仿真；最后，通過實驗對整個系統(tǒng)進(jìn)行了驗證，其功能達(dá)到預(yù)期目標(biāo)。
　　采用FPGA可重構(gòu)技術(shù)對各種總線進(jìn)行動態(tài)配置，是可重構(gòu)技術(shù)在總線解決通用化、集成化、微型化等技術(shù)問題的實際應(yīng)用。本設(shè)計

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論