基于FPGA的高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的實(shí)現(xiàn).pdf

1、高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)在現(xiàn)代信息處理系統(tǒng)中占據(jù)著舉足輕重的位置。在現(xiàn)代信息處理技術(shù)中，大部分都是通過(guò)數(shù)字電路構(gòu)造的系統(tǒng)來(lái)完成信息的獲得、處理、控制和傳輸?shù)纫幌盗泄ぷ?。但在?shí)際的工程應(yīng)用中，待處理的信息通常是溫度、濕度、壓強(qiáng)和輻射等物理量，這些物理量需要通過(guò)各類(lèi)專(zhuān)門(mén)的傳感器將其轉(zhuǎn)換成連續(xù)的模擬信號(hào)。而所謂的數(shù)據(jù)采集，就是指將這些連續(xù)的模擬信號(hào)轉(zhuǎn)換成數(shù)字系統(tǒng)能夠處理的數(shù)字信號(hào)。所以數(shù)據(jù)采集與數(shù)據(jù)存儲(chǔ)、傳輸一樣，都是處理數(shù)字信號(hào)之前十分重要的

2、步驟。數(shù)據(jù)采集的速度與精度、采集得到的數(shù)據(jù)存儲(chǔ)與傳輸?shù)乃俾手苯佑绊懼麄€(gè)處理系統(tǒng)的性能。
　　本論文設(shè)計(jì)與實(shí)現(xiàn)的高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)是通過(guò)高性能ADC芯片采樣得到高速率與高精度的采樣數(shù)據(jù)，將這些數(shù)據(jù)用內(nèi)存緩存并提前做一些處理，再經(jīng)過(guò)計(jì)算機(jī)總線(xiàn)，將數(shù)據(jù)及時(shí)、高效地傳輸至計(jì)算機(jī)本地磁盤(pán)落盤(pán)，從而達(dá)到記錄工作數(shù)據(jù)以及方便使用者反復(fù)查看與分析數(shù)據(jù)的目的。在研究和了解了內(nèi)存與總線(xiàn)技術(shù)的發(fā)展歷程和現(xiàn)狀之后，決定選用DDR3-SDRAM和PC

3、I Express（簡(jiǎn)稱(chēng)PCIe）來(lái)分別實(shí)現(xiàn)數(shù)據(jù)在本系統(tǒng)中的緩存與傳輸。本系統(tǒng)是基于 FPGA來(lái)進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)的，F(xiàn)PGA設(shè)計(jì)的靈活性和FPGA模塊化設(shè)計(jì)的特點(diǎn)大大縮短了系統(tǒng)的開(kāi)發(fā)時(shí)間與成本，并使系統(tǒng)具備進(jìn)一步擴(kuò)展升級(jí)的可能。考慮到編程的難易度與代碼的通用性等方面，在設(shè)計(jì)時(shí)采用了Verilog HDL硬件描述語(yǔ)言分別對(duì)DDR3-SDRAM接口的讀寫(xiě)狀態(tài)轉(zhuǎn)換、ADC芯片工作模式的控制、采集數(shù)據(jù)的預(yù)處理以及PCIe總線(xiàn)接口的數(shù)據(jù)流控制模塊進(jìn)