基于FPGA的數(shù)據(jù)加密存儲系統(tǒng)的設計與實現(xiàn).pdf

1、移動存儲設備因使用方便得到了廣泛應用，在對其中存儲的數(shù)據(jù)進行加密保護時，加密方式有硬件加密和軟件加密兩種。硬件加密方法因為具有諸多軟件加密所不具備的優(yōu)勢，使得國內外對它的研究越來越重視，密碼算法的硬件實現(xiàn)是這其中的核心內容。隨著密碼學的發(fā)展，新的算法不斷取代舊算法，AES作為對DES的替代，在近幾年已經廣泛應用到工業(yè)與商業(yè)領域。AES算法的硬件實現(xiàn)，主要有ASIC和FPGA兩種實現(xiàn)方式，目前國內用ASIC實現(xiàn)AES算法，在不計資源占用的

2、情況下，加密速度最快已能達到51.2Gbps。使用FPGA實現(xiàn)密碼算法與使用ASIC實現(xiàn)相比，可根據(jù)需要均衡速度與資源使用情況，具有較高靈活性。
　　本文使用DE2-70開發(fā)平臺，在Altera的CycloneⅡ EP2C70芯片上，實現(xiàn)了在128位初始密鑰模式下128位明文數(shù)據(jù)的AES加密算法。在實現(xiàn)AES算法的基礎上，編寫位寬轉換模塊，使加密部分可以與其他類型總線連接。在AES算法實現(xiàn)中，使用流水線技術，非對稱的密鑰擴展算法實

3、現(xiàn)方式，提高算法執(zhí)行時的吞吐量，并盡量減少芯片資源的消耗。加密后的數(shù)據(jù)將被存入一個NOR Flash芯片。對于密文的驗證則使用LCD，用可視化的方法證明算法實現(xiàn)的邏輯正確性。
　　AES算法部分、數(shù)據(jù)位轉換模塊以及Flash控制器均使用Verilog語言編寫，編譯環(huán)境是QuartusⅡ9.0。經測試證明，所設計的AES算法模塊邏輯功能正確，可以對數(shù)據(jù)進行加解密運算，之后在LCD1602上顯示結果，并且能對16位輸入數(shù)據(jù)進行加密，將