版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、本文利用非平衡格林函數(shù)和泊松方程建立了碳納米管場效應管(CNTFET)的計算模型,自洽求解基于新型結(jié)構(gòu)CNTFET的輸運特性。在器件電學特性研究基礎(chǔ)上,利用Verilog-A建立查找表模型,在HSPICE中構(gòu)建電子電路,以研究不同結(jié)構(gòu)CNTFET對電路性能的影響。另外,研究隨器件尺寸縮小、柵極氧化層進一步變薄而導致柵極電流隧穿效應,以及柵極隧穿電流對電路邏輯功能的影響。本文主要內(nèi)容包括以下幾個部分:
(1)本文提出了一種單Ha
2、lo摻雜結(jié)構(gòu)CNTFET(SH-CNTFET),并和普通結(jié)構(gòu)的場效應管(C-CNTFET)進行了比較,表明前者有更好的射頻和開關(guān)特性。電路級別仿真結(jié)果表明,基于SH-CNTFET的反相器有更好的性能;此外,我們還分別探討了基于SH-CNTFET和C-CNTFET的6管靜態(tài)隨機存儲器(6T SRAM)的性能,結(jié)果表明基于SH-CNTFET的SRAM單元有更大的靜態(tài)噪聲容限(SNM),更小的寫功耗及功耗延遲積(PDP),并求解出Halo摻雜
3、濃度的最優(yōu)值。
(2)本文提出了一種異質(zhì)輕摻雜隧穿型場效應管(LD-HTFET),并和普通高K、異質(zhì)隧穿場效應管進行比較,異質(zhì)結(jié)構(gòu)能夠減小器件的柵電容,輕摻雜能夠有效提高開關(guān)電流比,從而使得該結(jié)構(gòu)具有較好的靜態(tài)特性和高頻特性。探討了供電電壓對隧穿場效應管構(gòu)建的反相器電路性能的影響。結(jié)果表明,基于LD- HTFET的反相器電路有更低的功耗、更大的靜態(tài)噪聲容限和增益。
?。?)本文首先研究柵電流形成機制,并建立柵電流器件模
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于標準CMOS工藝的電壓型多值邏輯電路設計.pdf
- 基于fpga的時序邏輯電路設計
- 組合邏輯電路和多態(tài)邏輯電路設計算法研究.pdf
- 基于QCA的數(shù)字邏輯電路設計研究.pdf
- 基于matlab的邏輯電路設計與仿真
- 實驗七 組合邏輯電路設計
- 試驗六 組合邏輯電路設計
- 低功耗混合邏輯電路設計.pdf
- 組合邏輯電路設計實驗報告
- 組合邏輯電路設計實驗報告
- 基于單電子晶體管的邏輯電路設計.pdf
- 基于神經(jīng)MOS管的多值邏輯電路設計和研究.pdf
- 容錯可逆邏輯電路設計及其應用研究.pdf
- 可編程邏輯電路設計教學組
- 簡易交通燈控制邏輯電路設計
- 課程設計---交通燈邏輯電路設計
- 基于DNA鏈置換反應的組合邏輯電路設計與仿真研究.pdf
- 智力競賽搶答器邏輯電路設計
- 組合邏輯電路和時序邏輯電路
- 智力競賽搶答器邏輯電路設計
評論
0/150
提交評論