帶頻率自校準的低功耗頻率綜合器的研究和設計.pdf

1、隨著無線通信的發(fā)展，無線通信局域網(wǎng)、藍牙以及ZigBee等短距離無線標準相繼出現(xiàn)和普及，更低功耗和更低成本的芯片作為技術核心顯得尤為重要。另一方面，人們對射頻收發(fā)前端提出了越來越高的要求。頻率綜合器為收發(fā)機提供本振信號，是無線射頻收發(fā)機中的核心模塊。本論文主要是對低功耗低噪聲的頻率綜合器進行研究和設計。
　　隨著CMOS集成電路向更大規(guī)模、更小尺寸的發(fā)展，特征頻率fT的增大使得CMOS射頻電路可達到的頻率越來越高，但是另一方面電源

2、電壓的降低、漏電流的增大、噪聲的增加使噪聲和功耗已經(jīng)成為射頻電路設計的關鍵問題。
　　為了解決這兩個問題，首先論文討論了頻率綜合器的結構以及性能指標，并對影響鎖相環(huán)頻率綜合器的噪聲、鎖定時間和功耗等因素進行分析，闡述了各個模塊對整體系統(tǒng)性能的影響和優(yōu)化過程。然后，論文分析和設計了系統(tǒng)中的主要電路模塊:在分析了壓控振蕩器的主要結構以及噪聲的基礎上采用數(shù)字控制電容陣列、低通濾波器等技術來優(yōu)化噪聲;其次，深入討論了高速預分頻器的各種結構

3、，采用注入鎖定分頻器以求在滿足足夠分頻范圍（最高可達79％）的情況下，降低分頻器的功耗;同時，本文還設計了一種低功耗、高速的電荷泵，并優(yōu)化其噪聲來抑制整個環(huán)路的帶內(nèi)噪聲;此外，還簡要分析了頻率自校準技術并設計實現(xiàn)了一款高速高精度的自動頻率校準電路。最后，在SMIC0.13um RF CMOS工藝下，通過對各個模塊噪聲、功耗以及系統(tǒng)的環(huán)路帶寬優(yōu)化，設計實現(xiàn)了一款帶頻率自校準的整數(shù)頻率綜合器。其頻率范圍為2.1GHz～2.7GHz，在10K