UWB頻率綜合器的研究與設計.pdf

1、隨著無線通信網絡的飛速發(fā)展，一方面人們對數(shù)據(jù)傳輸速度的期望不斷提高，各種速率越來越高的無線通信協(xié)議也應運而生。UWB就是在這種趨勢下產生的。另一方面，人們希望能夠實現(xiàn)無線傳輸網絡的低成本、低功耗，而現(xiàn)代CMOS器件的發(fā)展，使得低成本、低功耗的CMOS全集成的射頻收發(fā)機成為可能。而MB-OFDM UWB的系統(tǒng)要求也表明它非常適合于用CMOS來設計實現(xiàn)。 本文以基于MB-OFDM UWB射頻收發(fā)機應用的頻率綜合器為出發(fā)點，研究了頻率

2、綜合器的系統(tǒng)級設計理論，并且采用JAZZ 0.18um RF CMOS工藝具體設計實現(xiàn)了頻率綜合器中間的關鍵模塊正交壓控振蕩器和除法器，并且研究了該頻率綜合器體系結構中的鎖相環(huán)的環(huán)路設計部分。測試結果表明QVCO的相位噪聲能夠滿足設計指標的要求，在100kHz頻偏處的相位噪聲為-90.4dBc/Hz，1MHz頻偏處的相位噪聲可以達到-116.7dBc/Hz。 本文首先討論了UWB頻率綜合器的系統(tǒng)設計，從MB-OFDM UWB的系

3、統(tǒng)指標出發(fā)，研究了UWB射頻收發(fā)機中頻率綜合器的性能指標，包括頻率綜合器的點頻相位噪聲要求、Spur要求、積分相位噪聲要求等，并且最終確定了UWB頻率綜合器所采用的結構。 接下來是具體電路的設計，包括壓控振蕩器的設計和除法器的設計。文中首先確定了本次設計所采用的QVCO的結構，并且通過仿真分析了該結構在性能上的優(yōu)異性?？偨Y了正交壓控振蕩器(QVCO)的優(yōu)化設計以及設計流程，其中還詳細分析了該QVCO采用的數(shù)字電容調諧陣列(DCC

4、A)結構較之普通結構的優(yōu)點以及它對VCO頻率調諧范圍的影響。除法器的設計，包括高速SCL除法器和數(shù)字除法器的設計。該部分結合了定量和定性的方法，分析了SCL除法器的最高工作頻率、偏置電流的設置以及動態(tài)工作特性。 接著討論了鎖相環(huán)環(huán)路穩(wěn)定性設計的兩種方法，按照開環(huán)相位裕度最大法設計了環(huán)路濾波器的參數(shù)，基于噪聲估計優(yōu)化的環(huán)路參數(shù)的設計方面討論了如何選取環(huán)路帶寬使得環(huán)路的輸出相噪最低，最后提出了根據(jù)PVT變化調控電荷泵電流來保持環(huán)路穩(wěn)