嵌入式環(huán)境下代碼動態(tài)性能分析的研究與實(shí)現(xiàn).pdf

1、隨著計(jì)算機(jī)的發(fā)展和人民生活水平的提高，嵌入式領(lǐng)域得到了迅速的發(fā)展，嵌入式系統(tǒng)的開發(fā)受得前所未有的挑戰(zhàn)，因此一個功能豐富、簡單易用的嵌入式開發(fā)工具就顯的很重要了，它將在提高程序開發(fā)人員的工作效率上起到舉足輕重的作用。本文主要是對嵌入式環(huán)境下代碼動態(tài)性能分析的研究，性能分析能夠幫助程序開發(fā)人員發(fā)現(xiàn)性能瓶頸、了解程序的動作行為，使程序開發(fā)人員可以明確程序優(yōu)化的方向。
　　本文介紹了嵌入式系統(tǒng)、嵌入式系統(tǒng)的交叉開發(fā)平臺以及與嵌入式開發(fā)相關(guān)

2、的一些技術(shù)及程序性能分析工具；分析了Eclipse開發(fā)機(jī)制，闡述了Eclipse作為嵌入式開發(fā)集成工具的強(qiáng)大優(yōu)勢所在；詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)并對項(xiàng)目作了測試總結(jié)。
　　針對嵌入式環(huán)境下動態(tài)性能的分析，本文提出了對ELF格式的可執(zhí)行文件進(jìn)行靜態(tài)插樁，插裝是在軟件調(diào)試和程序性能分析中最常用的一種修改代碼的機(jī)制，靜態(tài)插樁是一種動態(tài)分析程序性能的實(shí)現(xiàn)方法與策略，它把插裝的對象和階段結(jié)合了起來,本文中的插裝是對生成目標(biāo)代碼后的二進(jìn)制代碼

3、進(jìn)行的。而計(jì)時策略是利用分片計(jì)時的算法對函數(shù)進(jìn)行程序執(zhí)行的計(jì)時，而且計(jì)時算法支持多線程。分片計(jì)時是指當(dāng)目標(biāo)函數(shù)發(fā)生了子函數(shù)調(diào)用或者子函數(shù)返回時才進(jìn)行執(zhí)行時間的一次計(jì)算，計(jì)算得到的時間可能是總執(zhí)行時間，也可能是總執(zhí)行時間的一部分。性能采集數(shù)據(jù)的剖析程序是通過對源程序的ELF可執(zhí)行文件、膠水代碼和樁代碼進(jìn)行重新鏈接后在目標(biāo)機(jī)上運(yùn)行產(chǎn)生的。該分析程序可以分析嵌入式下用戶函數(shù)及庫函數(shù)的執(zhí)行時間、被調(diào)用次數(shù)和代碼執(zhí)行的覆蓋率，之后把從目標(biāo)機(jī)上采集