低能X射線探測器數(shù)據(jù)采集傳輸系統(tǒng)的研制.pdf_第1頁
已閱讀1頁,還剩84頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、工業(yè)計算機斷層掃描成像技術(shù)(ICT)被譽為當(dāng)今工業(yè)界最佳的無損檢測技術(shù),隨著科技進步及制造工藝的提升,被測物體內(nèi)部結(jié)構(gòu)日趨精密復(fù)雜,對工業(yè)CT檢測的圖像分辨率也提出了更高的要求。而目前普遍使用的低能探測器分辨率不高,且數(shù)據(jù)傳輸帶寬無法滿足逐漸增大的數(shù)據(jù)量需要。針對這一實際需求,課題設(shè)計了一種低能X射線探測器的信號采集與數(shù)據(jù)傳輸系統(tǒng)方案,該系統(tǒng)可應(yīng)用于小焦點/微焦點CT,實現(xiàn)對復(fù)雜精密器件的檢測。
  論文對低能X射線工業(yè)CT的探測

2、器采集傳輸系統(tǒng)方案進行了研究,分別確定了探測采集模塊和數(shù)據(jù)傳輸模塊的方案。探測采集模塊使用X-CARD完成X射線信號的采樣,并由AD7641實現(xiàn)模數(shù)轉(zhuǎn)換,然后采用I2C總線上傳數(shù)據(jù);數(shù)據(jù)傳輸模塊采用千兆以太網(wǎng)實現(xiàn)數(shù)據(jù)高速傳輸,傳輸層選用UDP用戶數(shù)據(jù)報協(xié)議,數(shù)據(jù)鏈路層功能由FPGA數(shù)字邏輯實現(xiàn),物理層功能則由專用PHY芯片完成。
  硬件方面,系統(tǒng)采集模塊以FPGA為主控平臺,采用Altera公司的EP1C3T,包括探測電路、AD

3、轉(zhuǎn)換電路;探測器X-CARD0.2-256以并行工作方式進行采樣,信號經(jīng)AD電路轉(zhuǎn)換后,數(shù)據(jù)送達RAM緩存,再通過I2C總線傳送給數(shù)據(jù)傳輸模塊。系統(tǒng)傳輸模塊主要包括FPGA配置電路、PHY芯片電路,FPGA選用CycloneIII系列的EP3C25F,PHY芯片采樣Marvell公司的千兆以太網(wǎng)控制器88E1111;實現(xiàn)的功能為接收采集模塊的數(shù)據(jù),經(jīng)FPGA的數(shù)字邏輯MAC層組裝后,再通過PHY傳輸?shù)缴衔粰C。
  數(shù)字邏輯設(shè)計方面

4、,采用自頂向下的設(shè)計思想,使用VerilogHDL語言編寫程序,完成了對采集模塊X-CARD與AD時序控制、RAM緩存、命令解析、數(shù)據(jù)I2C總線發(fā)送以及傳輸模塊采樣數(shù)據(jù)接收、UDP協(xié)議千兆網(wǎng)MAC層等部分的邏輯設(shè)計,并借助QuartusII9.1軟件完成編譯、綜合、仿真;調(diào)試階段通過嵌入式邏輯分析儀SignalTapII進行信號觀測,有效完善了邏輯設(shè)計。
  性能測試分析方面,對系統(tǒng)傳輸速度與信號采樣進行了測試,傳輸速度最高可達9

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論