基于FPGA的動態(tài)重構模塊的硬件和軟件設計.pdf

1、隨著社會生產(chǎn)的不斷進步，許多以數(shù)據(jù)密集型應用為代表的計算與數(shù)據(jù)處理需求越來越復雜。通信協(xié)議、安全以及多媒體編碼等特殊應用領域里，傳統(tǒng)的通用計算機系統(tǒng)的局限性越來越大。而專為這種場合發(fā)展出來的ASIC雖然能夠做到設計精確、運算速率高、能耗低等優(yōu)點，但是它的結構也決定了其制造完成以后不能進行修改的特點，導致ASIC設計成本高、不宜升級。
　　而可重構技術的最新進展動態(tài)部分重構技術則可以很好的解決這一問題。首先隨著FPGA的容量越來越大

2、，除了大型項目以外，F(xiàn)PGA也能提供高速硬件的特點，同時又具有軟件的可重新配置的特點。其次動態(tài)部分重構可以解決ASIC不能實時更改升級的弱點，它的技術要點就是在系統(tǒng)正常工作前提下，在線修改部分動態(tài)模塊的功能，而系統(tǒng)的其他模塊能不受干擾的正常運行，這樣在節(jié)約硬件資源的同時有增強了系統(tǒng)靈活性。
　　本文基于863項目計劃：基于FPGA的動態(tài)重構模塊的硬件和軟件設計，并取得以下成果：
　　1、討論了該課題的研究背景與意義，接著介紹

3、了重構技術的發(fā)展，分析了動態(tài)重構技術的原理以及分類。
　　2、然后在硬件系統(tǒng)設計中先是研究了基于FPGA硬件設計的一些基本設計原則，接著重點設計出FPGA的幾種配置方法，并參考這些方法設計出配置硬件結構，加上電源分配系統(tǒng)以及別的外圍接口構成整個硬件系統(tǒng)。
　　3、分析動態(tài)部分重構技術特有的設計規(guī)范以及設計流程。
　　4、本文一共設計了兩個動態(tài)重構的實驗，分別為組合邏輯的加減法、時序邏輯控制的LED跑馬燈以及基于Powe