Sigma-Delta ADC中多級(jí)數(shù)字抽取濾波器的研究與設(shè)計(jì).pdf

1、Sigma-Delta ADC由前級(jí)的Sigma-Delta調(diào)制器和后級(jí)的抽取濾波器組成，雖然Sigma-Delta ADC的轉(zhuǎn)換精度和速率主要由調(diào)制器決定，但抽取濾波器卻決定了整個(gè)芯片的面積和功耗。在如今IC設(shè)計(jì)追求低成本低功耗的情況下，對(duì)Sigma-Delta ADC中數(shù)字濾波器的研究也具有十分重要的意義。
　　本文先研究了Sigma-Delta調(diào)制器的原理、過(guò)采樣技術(shù)和噪聲整形以及多位量化技術(shù)，再根據(jù)調(diào)制器的特性確定合適的濾

2、波器結(jié)構(gòu)。文中分析了數(shù)字濾波器抽取濾波的原理，為了節(jié)省硬件資源而采用多級(jí)濾波器級(jí)聯(lián)的結(jié)構(gòu)。第一級(jí)濾波器采用CIC抽取濾波器，實(shí)現(xiàn)32倍降采樣；第二級(jí)采用CIC補(bǔ)償濾波器來(lái)補(bǔ)償CIC抽取濾波造成的通帶衰減，用inverse sinc濾波器實(shí)現(xiàn)，并實(shí)現(xiàn)2倍降采樣；第三級(jí)采用半帶濾波器，也實(shí)現(xiàn)2倍降采樣。把三級(jí)濾波器級(jí)聯(lián)，就實(shí)現(xiàn)了我們所要求的工作在采樣速率為6.4MHz、過(guò)采樣率為128、數(shù)據(jù)精度為14bit、信號(hào)帶寬為25kHz、信噪比大于

3、85dB的濾波器。
　　文中詳細(xì)的分析了每級(jí)濾波器的實(shí)現(xiàn)原理和結(jié)構(gòu)，完成了每級(jí)濾波器的設(shè)計(jì)并用Verilog實(shí)現(xiàn)，并對(duì)后兩級(jí)濾波器采用CSD系數(shù)優(yōu)化、多相結(jié)構(gòu)等進(jìn)行了優(yōu)化。最后通過(guò)Simulink建模仿真、Verilog代碼仿真和FPGA驗(yàn)證三個(gè)方面對(duì)完成的抽取濾波器進(jìn)行了性能、功能的仿真，結(jié)果表明達(dá)到了預(yù)定的設(shè)計(jì)目標(biāo)。另外，本文還對(duì)CSD和Factored-CSD編碼、FIR濾波器直接型結(jié)構(gòu)和直接型轉(zhuǎn)置形式結(jié)構(gòu)在硬件上的實(shí)現(xiàn)進(jìn)行