高性能sigma-delta ADC的設(shè)計(jì)與研究.pdf

1、西安電子科技大學(xué)博士學(xué)位論文高性能sigmadeltaADC的設(shè)計(jì)與研究姓名：李迪申請(qǐng)學(xué)位級(jí)別：博士專(zhuān)業(yè)：微電子學(xué)與固體電子學(xué)指導(dǎo)教師：楊銀堂20100401ii高性能sigmadeltaADC的設(shè)計(jì)與研究減少數(shù)字電路的運(yùn)算量和所需的存儲(chǔ)單元，分解后的多級(jí)濾波器的運(yùn)算量和存儲(chǔ)量要遠(yuǎn)小于未分解的單個(gè)濾波器。經(jīng)過(guò)數(shù)字濾波器后的信號(hào)采樣頻率為奈奎斯特頻率，為隨后的數(shù)字信號(hào)處理降低了運(yùn)算量。由于芯片中既有模擬電路，又有數(shù)字電路，為了防止數(shù)字電路

2、的噪聲影響模擬電路的性能，版圖的設(shè)計(jì)也至關(guān)重要。然而，單環(huán)結(jié)構(gòu)的sigmadeltaADC難以做到高速的性能。因此，未來(lái)的sigmadeltaADC將面臨同時(shí)具備高速、高精度和低功耗性能的挑戰(zhàn)。有鑒于此，本文對(duì)于寬帶級(jí)聯(lián)結(jié)構(gòu)，提出了一個(gè)應(yīng)用于無(wú)線本地局域網(wǎng)(WirelessLocalAreawksWLAN)的改進(jìn)型低失真sigmadeltaADC。采用前饋MASH24b24b多位級(jí)聯(lián)結(jié)構(gòu)，在第二級(jí)加入反饋因子，并且每級(jí)都使用四位的量化器

3、以減少量化噪聲，從而得到較好的系統(tǒng)性能。由于所采用的四位DAC(DigitaltoAnalogConverter)具有非線性的缺點(diǎn)，需要使用數(shù)字校正技術(shù)對(duì)其進(jìn)行優(yōu)化。目前，較為流行的數(shù)字校正技術(shù)為動(dòng)態(tài)元件匹配(DynamicElementsMatchDEM)技術(shù)，而其中以數(shù)據(jù)權(quán)重平均(DataWeightedAveragingDWA)技術(shù)最為簡(jiǎn)單和實(shí)用。整個(gè)調(diào)制器采用0.18μmCMOS工藝設(shè)計(jì)，工作電壓1.8V。測(cè)試結(jié)果表明：對(duì)于－6