高密度系統(tǒng)集成工藝技術(shù)研究.pdf

1、System in Package(SIP)是近幾年來為適應(yīng)模塊組件系統(tǒng)硬件開發(fā)需求而出現(xiàn)的封裝技術(shù),系統(tǒng)級(jí)封裝(SIP)相對(duì)于單片集成系統(tǒng)(SOC)具有封裝靈活性、可修復(fù)性、高可靠性等優(yōu)點(diǎn),由此系統(tǒng)級(jí)封裝(SIP)技術(shù)研究成為國(guó)內(nèi)外封裝技術(shù)研究熱點(diǎn)。系統(tǒng)級(jí)封裝(SIP)的技術(shù)要素主要包括:系統(tǒng)設(shè)計(jì)技術(shù)、基板互聯(lián)技術(shù)、無源元件集成技術(shù)、芯片互聯(lián)技術(shù)、3D疊層安裝技術(shù)、系統(tǒng)檢測(cè)技術(shù)等,其中工藝集成技術(shù)是實(shí)現(xiàn) SIP技術(shù)的核心技術(shù)。因此,開

2、展高密度系統(tǒng)集成工藝技術(shù)研究具有一定的現(xiàn)實(shí)意義。
　　本文基于疊層三維封裝技術(shù),采用先進(jìn)的MCM-D(薄膜集成)技術(shù)來進(jìn)行SIP相關(guān)的被動(dòng)元件嵌入,芯片減薄,芯片疊層組件,低曲率金絲鍵合,芯片凸點(diǎn)互連堆疊組裝等工藝技術(shù)研究。通過嵌入型基板,堆疊管芯組件,電路板級(jí)互連堆疊結(jié)構(gòu)來實(shí)現(xiàn) SIP工藝結(jié)構(gòu),制備出薄膜 SIP樣品并探討了主要的工藝過程和關(guān)鍵工藝流程控制方法。
　　本文主要開展的研究?jī)?nèi)容與成果如下:
　　1.深入開

3、展了高密度系統(tǒng)集成工藝實(shí)現(xiàn)方法與技術(shù)途徑的分析與研究;提出了系統(tǒng)級(jí)封裝須著重開展內(nèi)埋置多層布線基板制作技術(shù)、芯片層疊及組裝技術(shù)、細(xì)節(jié)距凸點(diǎn)芯片制作技術(shù)三項(xiàng)工藝技術(shù)研究的觀點(diǎn)。
　　2.開展了內(nèi)埋置多層布線基板制作技術(shù)研究,探索了多層布線基板的制作流程,著重分析了層間介質(zhì) BCB材料工藝特性,掌握了 BCB介質(zhì)通孔制作的工藝技術(shù),制作完成了3層有源硅基多層布線基板。
　　3.開展了芯片層疊及組裝技術(shù)研究,研究開發(fā)了芯片層疊工藝

4、,解決了層疊芯片低弧度引線鍵合互連工藝難題。
　　4.開展了細(xì)節(jié)距凸點(diǎn)工藝技術(shù)研究;從凸點(diǎn)版圖設(shè)計(jì)、凸點(diǎn)制作流程、凸點(diǎn)制備關(guān)鍵技術(shù)等進(jìn)行深入分析,解決了凸點(diǎn)制備工藝中的厚膠光刻技術(shù)、凸點(diǎn)UBM層制作、焊料凸點(diǎn)回流等工藝瓶頸問題,制備了節(jié)距290μm,直徑為190μm的細(xì)節(jié)距凸點(diǎn)。在整合各項(xiàng)單工藝技術(shù)的基礎(chǔ)上,優(yōu)化工藝流程,制備了 SIP封裝樣品。
　　5.經(jīng)測(cè)試,本文所制作的系統(tǒng)級(jí)封裝(SIP)電性能如下;射頻收發(fā)工作頻率: