面向嵌入式CPU的高密度寄存器堆設(shè)計技術(shù)研究.pdf

1、多端口寄存器堆由于可以實現(xiàn)快速、多個、并行的讀寫操作，所以對于指令并行性要求很高的現(xiàn)代處理器來說不可或缺，寄存器堆已經(jīng)成為了各類尤其是嵌入式處理器中的關(guān)鍵模塊。
　　寄存器堆設(shè)計是存儲器設(shè)計中的一個研究方向。高密度寄存器堆作為中央處理器中的一個關(guān)鍵模塊，處于處理器片內(nèi)，其在存儲層次中也位于最頂層，寄存器堆的面積、速度、功耗等指標均對處理器有較大的影響。相比于靜態(tài)隨機存儲器(SRAM)、動態(tài)隨機存儲器(DRAM)等存儲系統(tǒng)，它具有存

2、儲容量更小，訪問速度更快，要求同時可訪問的端口更多的特點。
　　本文的研究就是面向嵌入式CPU的應(yīng)用需求，以寄存器堆為研究對象，深入探索其小面積、低功耗與高性能的實現(xiàn)方案，最終設(shè)計并實現(xiàn)了三款不同規(guī)格的寄存器堆。這三款寄存器堆規(guī)格不同、實現(xiàn)方案不一，所采用的設(shè)計方法以及設(shè)計中的折衷考慮對寄存器堆的研究工作非常有參考價值與借鑒意義。其出色的面積、功耗、速度實現(xiàn)結(jié)果不僅滿足了當前嵌入式處理器的應(yīng)用需求，而且為處理器整體設(shè)計帶來了更多的