基于時序糾錯的自適應電壓調制技術研究.pdf

1、集成電路在按照摩爾定律及器件按比例縮小規(guī)則發(fā)展的過程中，功耗密度越來越大。為解決其帶來的影響，低功耗技術日益成為研究的重點。基于自適應電壓調制（Adaptive Voltage Scaling，AVS）技術的時序糾錯自適應電壓調制（Timing Speculation Adaptive Voltage Scaling,TSAVS）技術是近幾年提出來的一種有效的降低集成電路功耗的前沿技術。TSAVS技術繼承了AVS技術的最大優(yōu)點，即在不影

2、響系統(tǒng)功能和各項指標的同時減小系統(tǒng)功耗，同時可在AVS的基礎上使負載功耗進一步降低。本論文工作的目的是在驗證 TSAVS技術有效性的基礎上對 TSAVS技術進行進一步的優(yōu)化，使TSAVS技術能節(jié)約更多的能量。
　　本論文首先介紹了與集成電路功耗相關的基本概念和功耗產生的基本原理，并指出在集成電路功耗當中占最大比例的動態(tài)功耗與電源供電電壓的平方成正比這一事實，接著介紹了當今流行的低功耗技術。在眾多低功耗技術中，電壓動態(tài)管理（Dyna

3、mic Power Management,DPM）是最為粗糙的，它是通過關閉設備模塊來降低功耗的；電壓動態(tài)調節(jié)（Dynamic Voltage Scaling,DVS）比DPM的調節(jié)要細膩一些，它是通過查找表來調節(jié)電壓、頻率的，屬于開環(huán)調節(jié)；AVS比DVS更加細膩，它通過監(jiān)測負載的工作情況來對負載的供電電壓進行實時的閉環(huán)調節(jié)。本文研究的TSAVS在AVS的基礎上利用處理器流水線負載的特性可以將供電電壓調節(jié)得比AVS更低。本課題設計并驗證

4、了TSAVS技術的有效性，采用自頂向下的設計方法，在0.13um CMOS工藝下流片，并在此基礎上設計了一種改進型TSAVS電路。本論文主要圍繞流水線負載的檢錯糾錯機制，TSAVS驗證系統(tǒng)分析與設計和改進TSAVS電路結構與機制三個方面進行了研究。
　　本文重點分析了流水線負載和流水線時序檢錯糾錯電路的設計。詳細介紹了在驗證電路系統(tǒng)中對該時序檢錯糾錯結構的驗證，并得到了滿意的結果。最后通過分析流水線的特點，提出了一種對流水級寄存器