基于時序糾錯的自適應(yīng)電壓調(diào)制技術(shù)研究.pdf

1、集成電路在按照摩爾定律及器件按比例縮小規(guī)則發(fā)展的過程中，功耗密度越來越大。為解決其帶來的影響，低功耗技術(shù)日益成為研究的重點?；谧赃m應(yīng)電壓調(diào)制（Adaptive Voltage Scaling，AVS）技術(shù)的時序糾錯自適應(yīng)電壓調(diào)制（Timing Speculation Adaptive Voltage Scaling,TSAVS）技術(shù)是近幾年提出來的一種有效的降低集成電路功耗的前沿技術(shù)。TSAVS技術(shù)繼承了AVS技術(shù)的最大優(yōu)點，即在不影

2、響系統(tǒng)功能和各項指標(biāo)的同時減小系統(tǒng)功耗，同時可在AVS的基礎(chǔ)上使負(fù)載功耗進(jìn)一步降低。本論文工作的目的是在驗證 TSAVS技術(shù)有效性的基礎(chǔ)上對 TSAVS技術(shù)進(jìn)行進(jìn)一步的優(yōu)化，使TSAVS技術(shù)能節(jié)約更多的能量。
　　本論文首先介紹了與集成電路功耗相關(guān)的基本概念和功耗產(chǎn)生的基本原理，并指出在集成電路功耗當(dāng)中占最大比例的動態(tài)功耗與電源供電電壓的平方成正比這一事實，接著介紹了當(dāng)今流行的低功耗技術(shù)。在眾多低功耗技術(shù)中，電壓動態(tài)管理（Dyna

3、mic Power Management,DPM）是最為粗糙的，它是通過關(guān)閉設(shè)備模塊來降低功耗的；電壓動態(tài)調(diào)節(jié)（Dynamic Voltage Scaling,DVS）比DPM的調(diào)節(jié)要細(xì)膩一些，它是通過查找表來調(diào)節(jié)電壓、頻率的，屬于開環(huán)調(diào)節(jié)；AVS比DVS更加細(xì)膩，它通過監(jiān)測負(fù)載的工作情況來對負(fù)載的供電電壓進(jìn)行實時的閉環(huán)調(diào)節(jié)。本文研究的TSAVS在AVS的基礎(chǔ)上利用處理器流水線負(fù)載的特性可以將供電電壓調(diào)節(jié)得比AVS更低。本課題設(shè)計并驗證

4、了TSAVS技術(shù)的有效性，采用自頂向下的設(shè)計方法，在0.13um CMOS工藝下流片，并在此基礎(chǔ)上設(shè)計了一種改進(jìn)型TSAVS電路。本論文主要圍繞流水線負(fù)載的檢錯糾錯機制，TSAVS驗證系統(tǒng)分析與設(shè)計和改進(jìn)TSAVS電路結(jié)構(gòu)與機制三個方面進(jìn)行了研究。
　　本文重點分析了流水線負(fù)載和流水線時序檢錯糾錯電路的設(shè)計。詳細(xì)介紹了在驗證電路系統(tǒng)中對該時序檢錯糾錯結(jié)構(gòu)的驗證，并得到了滿意的結(jié)果。最后通過分析流水線的特點，提出了一種對流水級寄存器