自適應(yīng)襯底偏置電壓調(diào)節(jié)技術(shù)研究.pdf

1、隨著集成電路工藝水平的進(jìn)步，電路的靜態(tài)功耗在總功耗中占有越來越大的比例，早已成為低功耗集成電路設(shè)計(jì)中需要考慮的首要問題。然而，隨著特征尺寸縮小至納米量級(jí)，器件的短溝道效應(yīng)變得越來越嚴(yán)重，漏電流的組成機(jī)制變得更為復(fù)雜，漏電功耗對(duì)工藝和溫度的改變更加敏感，傳統(tǒng)低功耗技術(shù)的有效性受到了很大的局限。在工藝和溫度條件變化的情況下，自適應(yīng)襯底偏置電壓調(diào)節(jié)技術(shù)始終能夠?qū)㈦娐返囊r底偏壓調(diào)節(jié)至當(dāng)前條件下的最優(yōu)值，不但可以將電路的漏電功耗減至最低，還能彌補(bǔ)

2、工藝溫度變化對(duì)電路造成的影響，具有非常重要的研究意義。
　　本文通過研究襯底偏置電壓改變時(shí)各漏電流組分的變化情況，對(duì)襯底偏壓最優(yōu)值的探測(cè)方法進(jìn)行了探討，并提出了自適應(yīng)襯底偏置電壓調(diào)節(jié)技術(shù)的電路實(shí)現(xiàn)方案。本文提出的電路是由電流差值產(chǎn)生電路、電流比較器電路和襯底偏置電壓產(chǎn)生電路構(gòu)成的反饋環(huán)路。電路向兩個(gè)完全相同的復(fù)制晶體管簇施加不同的襯偏，并對(duì)它們產(chǎn)生的漏電流進(jìn)行比較，根據(jù)比較結(jié)果對(duì)襯底偏壓進(jìn)行調(diào)節(jié)，直至達(dá)到最佳值。當(dāng)工藝和溫度發(fā)生變

3、化時(shí)，電路將自動(dòng)重新開始探測(cè)并將襯底偏壓調(diào)整至當(dāng)前條件下的最優(yōu)值，以彌補(bǔ)工藝和溫度變化對(duì)電路造成的影響。采用90nm工藝進(jìn)行電路設(shè)計(jì)，在ISCAS85系列的Benchmark電路上應(yīng)用自適應(yīng)襯底偏置電壓調(diào)節(jié)技術(shù)，并通過Hspice在不同工藝角（ss，tt和ff）和溫度（-40℃、25℃和85℃）條件下進(jìn)行仿真驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，應(yīng)用這項(xiàng)技術(shù)，電路待機(jī)漏電功耗降低的最大幅度為93.94％；在不同溫度和工藝條件下，同一電路的漏電功耗幾乎保持