一種高速度高密度的單光子雪崩二極管探測(cè)器的研究與設(shè)計(jì).pdf_第1頁
已閱讀1頁,還剩73頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、單光子雪崩二極管(SPAD)以其雪崩增益大、響應(yīng)速度快、探測(cè)效率高、體積小、質(zhì)量輕、功耗低等特點(diǎn)成為制作單光子探測(cè)器的最佳器件,陣列集成的SPAD探測(cè)器,還能夠獲得光子信號(hào)的時(shí)間和空間信息,因而在弱光信號(hào)檢測(cè)領(lǐng)域得到了廣泛的應(yīng)用。該技術(shù)的發(fā)展難點(diǎn)在于如何降低SPAD陣列的面積,本文針對(duì)該問題進(jìn)行了深入的研究。
  第一,傳統(tǒng)技術(shù)中一般采用大尺寸的SPAD,其有源區(qū)直徑在15μm~30μm之間,本文基于SMIC0.13μm CMOS

2、工藝中的深n阱技術(shù)和淺溝槽隔離(STI)技術(shù)設(shè)計(jì)了兩種適宜小尺寸的SPAD結(jié)構(gòu),仿真結(jié)果和實(shí)測(cè)結(jié)果都證明這種小尺寸的SPAD能夠滿足暗計(jì)數(shù)少和邊緣電場(chǎng)低的要求。
  第二,為 SPAD建立了一個(gè)EDA模型,目的是為了能夠與淬滅和讀出電路進(jìn)行混合仿真,提高電路設(shè)計(jì)的準(zhǔn)確性。該模型用模擬硬件描述語言 Verilog-A實(shí)現(xiàn),描述了蓋革模式下的電流電壓特性,增加了后脈沖、暗計(jì)數(shù)和溫度效應(yīng)等基本功能,其SPECTRE仿真結(jié)果與器件的實(shí)測(cè)結(jié)

3、果基本一致。
  第三,設(shè)計(jì)了一種結(jié)構(gòu)緊湊的淬滅和讀出電路,能夠達(dá)到高速響應(yīng)的要求。傳統(tǒng)方案一般采用大尺寸的MOS管或高值電阻提高淬滅速度,像素單元幾乎都采用數(shù)字讀出方式,需要用到8位以上的高速計(jì)數(shù)器和鎖存器等,面積過大。本文設(shè)計(jì)的主動(dòng)式淬滅電路中只用了5個(gè)小尺寸的MOS管,將死時(shí)間降低到6個(gè)ns,采用電容計(jì)數(shù)的模擬讀出方式,不僅大大降低了像素單元的面積,還提供了線性和對(duì)數(shù)兩種計(jì)數(shù)方式。
  最后,利用空間嵌入提出了一種基于

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論