32nm CMOS多米諾單元電路NBTI老化分析與防護.pdf

1、在納米工藝水平下，負偏置溫度不穩(wěn)定性(Negative Bias TemperatureInstability，NBTI)效應引起的電路老化成為威脅數(shù)字集成電路可靠性的一個重要因素。NBTI效應會造成PMOS器件的時延增加，最終可能導致電路功能失效。多米諾電路作為動態(tài)電路的重要分支同樣受NBTI效應影響導致性能嚴重衰退。通常的防護方法是在設計階段就增大晶體管尺寸即在電路老化之前預留充足的時序余量使電路在老化之后仍能保證足夠的性能要求，但

2、是這種方法因過多的面積及功耗開銷問題并不適用于當今大規(guī)模數(shù)字集成電路設計。因此，本文針對多米諾單元電路的NBTI效應分析與防護問題進行研究。
　　本文針對32nmP型多米諾與門單元電路，通過Hspice仿真表明NBTI效應在十年老化周期內(nèi)會使電路時序衰退11.45％，在實驗基礎上考慮P型多米諾與門中各個部分PMOS晶體管的NBTI老化對電路整體性能影響的差別，設計出采用多閾值電壓配置的新型P型多米諾與門，Pclk晶體管采用低閾值電

3、壓以給予電路充足的時序余量，同時少量提高上拉網(wǎng)絡的閾值電壓即可補償Pclk晶體管閾值電壓降低所帶來的容噪能力下降和功耗增加。仿真結果表明本文所提出的多閾值電壓配置的新型P型多米諾與門在10年NBTI效應老化周期之后在保障容噪能力的前提下，功耗降低0.916％，同時具有0.828％的時序余量，有效保障了電路的正常使用。
　　不同于P型多米諾電路因輸入網(wǎng)絡閾值電壓提升會增大電路的噪聲容限，N型多米諾電路反而會因保持器的老化造成電路容噪

4、能力的下降。傳統(tǒng)的雙閾值電壓設計僅僅通過降低關鍵路徑上的晶體管閾值電壓會導致電路的容噪能力下降。本文針對N型多米諾或門單元電路NBTI老化仿真表明，保持管以及反相器PMOS保持同樣的閾值電壓可以保證電路容噪能力不變，保持管閾值電壓改變對電路時延性能影響很小而后者對時延性能影響較大。本文基于上述結論提出新型雙閾值電壓N型多米諾或門設計，反相器PMOS采用低閾值電壓以給予電路充足的時序余量，同時PMOS保持管保持相同的低閾值電壓即可補償反相