基于RSA和AES混合算法的加密芯片設(shè)計(jì).pdf

1、進(jìn)入21世紀(jì)以來(lái),計(jì)算機(jī)網(wǎng)絡(luò)在全世界范圍內(nèi)得到迅猛發(fā)展,影響到人類生活的各個(gè)方面。人們?cè)谙硎苡?jì)算機(jī)網(wǎng)絡(luò)帶來(lái)的方便時(shí),也面臨著諸多問(wèn)題,其中,信息安全問(wèn)題是目前最突出的問(wèn)題之一。在我國(guó),信息安全的研究和實(shí)踐起步相對(duì)較晚,與發(fā)達(dá)國(guó)家相比還有很大的差距,信息安全問(wèn)題就更加突出。國(guó)家關(guān)鍵基礎(chǔ)設(shè)備中不可能引進(jìn)或采用別人的加密技術(shù),只能自主研發(fā)。生產(chǎn)具有自主知識(shí)產(chǎn)權(quán)的加解密芯片,對(duì)我國(guó)的信息安全有重大的意義。
　　 論文首先介紹了密碼學(xué)方面

2、的知識(shí),分析了對(duì)稱密碼體制和非對(duì)稱密碼體制的優(yōu)缺點(diǎn),確定了采用RSA和AES兩種加密算法來(lái)實(shí)現(xiàn)加密芯片,利用RSA算法實(shí)現(xiàn)數(shù)字簽名和傳遞AES算法的密鑰,利用AES算法進(jìn)行大量數(shù)據(jù)加密處理。在此基礎(chǔ)上,分別介紹了RSA和AES兩種加密算法的各自的數(shù)學(xué)基礎(chǔ)、整體結(jié)構(gòu)和不同的實(shí)現(xiàn)方式,并對(duì)各自的實(shí)現(xiàn)方式進(jìn)行比較和選擇,確定了便于FPGA實(shí)現(xiàn)的實(shí)現(xiàn)方式,并對(duì)AES算法中S盒的實(shí)現(xiàn)進(jìn)行了分析,最終確定利用采用雙端口RAM來(lái)存儲(chǔ),其數(shù)量?jī)H為50個(gè)

3、。
　　 其次,分析了AES算法中唯一的非線性部件S盒的構(gòu)造原理、代數(shù)表達(dá)式、迭代輸出周期和仿射變換性質(zhì),指出現(xiàn)存S盒存在的缺陷,提出了改進(jìn)方案:對(duì)字節(jié)做一次仿射變換后再求逆元,然后再做一次仿射變換。做兩次仿射變換所用的仿射對(duì)滿足變換矩陣F的周期為8且仿射變換對(duì)的周期為16。新生成的S盒的代數(shù)表達(dá)式項(xiàng)數(shù)為255和迭代輸出周期為256。
　　 再者,詳細(xì)說(shuō)明了加密芯片的總體結(jié)構(gòu),根據(jù)系統(tǒng)功能將加密芯片分為控制模塊、通信模塊

4、、RSA加解密模塊和AES加密模塊四個(gè)部分:控制模塊實(shí)現(xiàn)控制數(shù)據(jù)輸入輸出、RSA加解密、AES加密等的協(xié)調(diào)工作;通信模塊完成輸入數(shù)據(jù)的采集、整合和分配,傳送其他模塊要求格式的數(shù)據(jù)以及將所產(chǎn)生的數(shù)據(jù)按照上位機(jī)能夠識(shí)別的格式進(jìn)行輸出;RSA加解密模塊實(shí)現(xiàn)數(shù)字簽名和解密AES加密密鑰的功能;AES加密模塊是芯片的核心部分,主要完成數(shù)據(jù)的加密功能。應(yīng)用Verilog VHDL語(yǔ)言編寫各個(gè)模塊并進(jìn)行了功能仿真。基于Virtex5系列的一款XC5V