基于RSA和AES混合算法的加密芯片設計.pdf

1、進入21世紀以來,計算機網(wǎng)絡在全世界范圍內(nèi)得到迅猛發(fā)展,影響到人類生活的各個方面。人們在享受計算機網(wǎng)絡帶來的方便時,也面臨著諸多問題,其中,信息安全問題是目前最突出的問題之一。在我國,信息安全的研究和實踐起步相對較晚,與發(fā)達國家相比還有很大的差距,信息安全問題就更加突出。國家關鍵基礎設備中不可能引進或采用別人的加密技術,只能自主研發(fā)。生產(chǎn)具有自主知識產(chǎn)權的加解密芯片,對我國的信息安全有重大的意義。
　　 論文首先介紹了密碼學方面

2、的知識,分析了對稱密碼體制和非對稱密碼體制的優(yōu)缺點,確定了采用RSA和AES兩種加密算法來實現(xiàn)加密芯片,利用RSA算法實現(xiàn)數(shù)字簽名和傳遞AES算法的密鑰,利用AES算法進行大量數(shù)據(jù)加密處理。在此基礎上,分別介紹了RSA和AES兩種加密算法的各自的數(shù)學基礎、整體結構和不同的實現(xiàn)方式,并對各自的實現(xiàn)方式進行比較和選擇,確定了便于FPGA實現(xiàn)的實現(xiàn)方式,并對AES算法中S盒的實現(xiàn)進行了分析,最終確定利用采用雙端口RAM來存儲,其數(shù)量僅為50個

3、。
　　 其次,分析了AES算法中唯一的非線性部件S盒的構造原理、代數(shù)表達式、迭代輸出周期和仿射變換性質,指出現(xiàn)存S盒存在的缺陷,提出了改進方案:對字節(jié)做一次仿射變換后再求逆元,然后再做一次仿射變換。做兩次仿射變換所用的仿射對滿足變換矩陣F的周期為8且仿射變換對的周期為16。新生成的S盒的代數(shù)表達式項數(shù)為255和迭代輸出周期為256。
　　 再者,詳細說明了加密芯片的總體結構,根據(jù)系統(tǒng)功能將加密芯片分為控制模塊、通信模塊

4、、RSA加解密模塊和AES加密模塊四個部分:控制模塊實現(xiàn)控制數(shù)據(jù)輸入輸出、RSA加解密、AES加密等的協(xié)調(diào)工作;通信模塊完成輸入數(shù)據(jù)的采集、整合和分配,傳送其他模塊要求格式的數(shù)據(jù)以及將所產(chǎn)生的數(shù)據(jù)按照上位機能夠識別的格式進行輸出;RSA加解密模塊實現(xiàn)數(shù)字簽名和解密AES加密密鑰的功能;AES加密模塊是芯片的核心部分,主要完成數(shù)據(jù)的加密功能。應用Verilog VHDL語言編寫各個模塊并進行了功能仿真。基于Virtex5系列的一款XC5V