AES混合加密算法的研究及其FPGA實(shí)現(xiàn).pdf

1、隨著近年來信息技術(shù)的不斷發(fā)展，信息安全技術(shù)在其中的地位也隨之越來越重要，而信息安全的核心是密碼技術(shù)。在目前眾多的加密算法中，AES加密算法以其安全、性能好、效率高、實(shí)用、靈活而得到廣泛的應(yīng)用。但使用AES進(jìn)行保密通信時(shí)，通信雙方需要采取相同的密碼，因此其密鑰的分發(fā)和管理非常復(fù)雜、代價(jià)高昂。本論文在綜合了國內(nèi)外近年來在密碼學(xué)算法的研究以及相關(guān)技術(shù)發(fā)展的基礎(chǔ)上，經(jīng)過系統(tǒng)深入的研究，最終采用了AES加密數(shù)據(jù)，RSA加密密鑰的混合加密算法。引入

2、RSA加密密鑰這一方法，在不對AES加密速度產(chǎn)生很大影響的情況下，有效解決了AES在密鑰管理方面的不足。最終得到的算法用VerilogHDL編寫代碼，并下載到Xilinx公司的VirtexⅡ系列xc2v1000器件中，經(jīng)驗(yàn)證功能正確，同時(shí)還進(jìn)行了ASIC的前端設(shè)計(jì)。 本論文主要展開了以下幾個(gè)方面的工作：1.對AES和RSA加密算法進(jìn)行了分析和比較，得出這兩種加密算法之間具有互補(bǔ)性，它們的混合加密具有可行性。 2.根據(jù)AE

3、S和RSA加密算法各自特點(diǎn)——AES速度快，適合加密數(shù)據(jù)量大的信息；RSA密鑰管理方便，適合于加密關(guān)鍵性信息，提出用AES加密數(shù)據(jù)、RSA加密密鑰的混合加密算法。并編寫VerilogHDL代碼，選用Xilinx公司的XST軟件進(jìn)行綜合，最后下載至xc2v1000器件中，經(jīng)驗(yàn)證功能正確。 3.將得到的VerilogHDL源文件進(jìn)行AISC的前端實(shí)現(xiàn)。采用臺積電的0.25umCMOS工藝庫，用DesignCompiler進(jìn)行綜合，P