取樣示波器數(shù)字信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn).pdf

1、取樣示波器具有高帶寬和高采樣率,能夠測(cè)量高速快變電子信號(hào)。取樣示波器的數(shù)字信號(hào)處理模塊是取樣示波器必不可少的部分。本論文闡述了取樣示波器的基本框架,并結(jié)合本項(xiàng)目的取樣示波器儀器來闡述本論文的取樣示波器的數(shù)字信號(hào)處理模塊的設(shè)計(jì)方案及其實(shí)現(xiàn)。該數(shù)字信號(hào)處理模塊的工作內(nèi)容從總體上可以分為數(shù)字信號(hào)處理模塊的硬件的設(shè)計(jì)與實(shí)現(xiàn)和其軟件的設(shè)計(jì)與實(shí)現(xiàn),從具體的實(shí)現(xiàn)內(nèi)容可以分為:與上位機(jī)通信、控制底層 FPGA采集系統(tǒng)、接受并處理來自采集系統(tǒng)的原始數(shù)據(jù)、

2、bootloader。
　　硬件設(shè)計(jì)的內(nèi)容包括:建立最小系統(tǒng)、采用網(wǎng)絡(luò)與上位機(jī)PC來建立通訊,與底層 FPGA通過外部存儲(chǔ)器接口和 GPIO等接口建立通信。本設(shè)計(jì)的硬件選取以TI公司的 TMS320C6747為核心的數(shù)字信號(hào)處理平臺(tái)。由于該平臺(tái)具有豐富的接口,如:網(wǎng)絡(luò)接口、外部存儲(chǔ)器接口、USB、UART、SPI等,所以該平臺(tái)能實(shí)現(xiàn)設(shè)計(jì)要求。硬件的實(shí)現(xiàn)流程是:硬件設(shè)計(jì)方案確定后,投版,然后對(duì)新電路板的調(diào)試。調(diào)試內(nèi)容分為單板調(diào)試與聯(lián)

3、機(jī)調(diào)試。單板調(diào)試的內(nèi)容有:與本設(shè)計(jì)相關(guān)的網(wǎng)絡(luò)、中斷、啟動(dòng)等模塊功能的調(diào)試,以及與上位機(jī)的脫機(jī)調(diào)試。聯(lián)機(jī)調(diào)試的內(nèi)容有:與底層 FPGA之間的握手與通信,控制儀器的采集系統(tǒng)等內(nèi)容。最終的硬件測(cè)試結(jié)果是硬件各個(gè)模塊均能正常工作,并且實(shí)現(xiàn)聯(lián)機(jī)的所有測(cè)量內(nèi)容。
　　本設(shè)計(jì)的軟件的操作系統(tǒng)采用DSP/BIOS內(nèi)核,并采用網(wǎng)絡(luò)開發(fā)套件(NDK)來設(shè)計(jì)網(wǎng)絡(luò)通信,進(jìn)而設(shè)計(jì)一套多線程并發(fā)執(zhí)行的軟件程序。該多線程是一個(gè)父線程,兩個(gè)子線程。父線程作為網(wǎng)絡(luò)

4、服務(wù)器端的守護(hù)線程,并一直存在直至系統(tǒng)關(guān)閉。兩個(gè)子線程可以解析上位機(jī)網(wǎng)絡(luò)命令,與底層 FPGA通信,并通過這兩個(gè)子線程完成并發(fā)執(zhí)行。另外軟件設(shè)計(jì)包括bootloader內(nèi)容。
　　由于高速取樣示波器的時(shí)基誤差導(dǎo)致測(cè)量結(jié)果不完善,所以本文對(duì)時(shí)基誤差做了概述。時(shí)基誤差包括時(shí)基抖動(dòng)和時(shí)基失真。本設(shè)計(jì)采用總計(jì)平均的方法對(duì)隨機(jī)噪聲做了處理,采用正弦擬合的方法對(duì)時(shí)基失真做估算。
　　經(jīng)過調(diào)試,本設(shè)計(jì)的性能滿足設(shè)計(jì)需求。本設(shè)計(jì)實(shí)現(xiàn)了取樣示