DSP指令集仿真器的優(yōu)化方案研究.pdf

1、指令集仿真器是用于模擬目標(biāo)處理器體系結(jié)構(gòu)的軟件工具，通常采用高級(jí)編程語(yǔ)言實(shí)現(xiàn)。在嵌入式系統(tǒng)研發(fā)過(guò)程中，指令集仿真器發(fā)揮了重要作用，如在處理器體系結(jié)構(gòu)設(shè)計(jì)的過(guò)程中，指令集仿真器可以作為硬件架構(gòu)的評(píng)估工具，方便處理器前期硬件架構(gòu)的篩選;在處理器功能驗(yàn)證的過(guò)程中，指令集仿真器可以作為處理器硬件設(shè)計(jì)的功能正確性的驗(yàn)證工具，從而判斷設(shè)計(jì)的硬件架構(gòu)在功能上是否是正確的;在處理器系統(tǒng)軟件開發(fā)的過(guò)程中，指令集仿真器可以作為實(shí)際處理器硬件系統(tǒng)研發(fā)出來(lái)之前

2、的系統(tǒng)軟件調(diào)試工具，從而使軟硬件設(shè)計(jì)可以同步進(jìn)行。然而，縱使指令集仿真器有著諸多的優(yōu)勢(shì)，它的仿真速度卻始終制約著它的應(yīng)用前景。
　　為了改善指令集仿真器在仿真速度上的缺陷，本文借鑒項(xiàng)目組現(xiàn)有的解釋型多核DSP指令集仿真器Diamond ia的仿真策略，通過(guò)引入指令塊重載、指令預(yù)解碼、多線程、動(dòng)態(tài)模式調(diào)度、動(dòng)態(tài)庫(kù)自動(dòng)生成等技術(shù)，設(shè)計(jì)并實(shí)現(xiàn)了一款仿真加速型多核DSP指令集仿真器(Optimized Instruction Set Si

3、mulator，OISS)。對(duì)于Diamond_ia耗時(shí)最多的譯碼階段，采用指令預(yù)解碼將目標(biāo)機(jī)程序的指令段進(jìn)行一次性譯碼，從而避免了原先存在的指令重復(fù)譯碼現(xiàn)象;對(duì)于執(zhí)行階段的加速則采用動(dòng)態(tài)模式調(diào)度的方式實(shí)現(xiàn)。動(dòng)態(tài)模式調(diào)度是對(duì)于傳統(tǒng)解釋型仿真模式和動(dòng)態(tài)庫(kù)調(diào)用模式的切換。傳統(tǒng)解釋型仿真模式需要進(jìn)行繁雜的譯碼、執(zhí)行，效率較為低下;動(dòng)態(tài)庫(kù)調(diào)用模式則可以跳過(guò)譯碼、執(zhí)行的過(guò)程，利用子線程中生成的動(dòng)態(tài)庫(kù)實(shí)現(xiàn)以函數(shù)塊為整體的仿真過(guò)程，從而提高了指令集仿

4、真器的運(yùn)行效率。
　　所設(shè)計(jì)的仿真加速型多核DSP指令集仿真器在Intel Xeon E5520、主頻2.27GHz、內(nèi)存8 GB的Linux服務(wù)器上運(yùn)行。通過(guò)實(shí)際應(yīng)用程序在該指令集仿真器和宿主機(jī)硬件環(huán)境下的運(yùn)行結(jié)果對(duì)比，驗(yàn)證了設(shè)計(jì)方案的正確性;通過(guò)實(shí)際應(yīng)用程序在該指令集仿真器和原先的解釋型多核DSP指令集仿真器Diamond ia上的運(yùn)行結(jié)果對(duì)比，驗(yàn)證了該設(shè)計(jì)方案在仿真速度上的提升。根據(jù)實(shí)際測(cè)試結(jié)果，改進(jìn)后仿真速度對(duì)比原先提升了