DSP指令集模擬器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、指令集模擬器(Instruetion Set Simulator)是用來(lái)在一種體系結(jié)構(gòu)的計(jì)算機(jī)上執(zhí)行另一種體系結(jié)構(gòu)計(jì)算機(jī)軟件的程序。它用軟件模擬目標(biāo)機(jī)指令集體系結(jié)構(gòu)的所有指令執(zhí)行的功能，從而達(dá)到和在目標(biāo)機(jī)上執(zhí)行同樣的功能和結(jié)果。本文介紹了用指令集模擬器來(lái)模擬未來(lái)DSP內(nèi)部的功能和DSP的指令以檢測(cè)設(shè)計(jì)方案是否正確的技術(shù)。該技術(shù)通過(guò)用C++語(yǔ)言對(duì)指令集架構(gòu)(ISA，Instruction set architecture)建模完成指令集模

2、擬器的設(shè)計(jì)，并經(jīng)過(guò)工程化的測(cè)試證明了其正確性。 指令集模擬器是開(kāi)發(fā)可編程結(jié)構(gòu)所必不可少的工具，特別是在SoC結(jié)構(gòu)設(shè)計(jì)空間探索，早期系統(tǒng)設(shè)計(jì)驗(yàn)證和SoC軟硬件協(xié)同設(shè)計(jì)等方面起著非常重要的作用。隨著IC設(shè)計(jì)自動(dòng)化程度的提高和芯片集成度的上升，驗(yàn)證工作的復(fù)雜度和工作量呈指數(shù)趨勢(shì)上升。系統(tǒng)實(shí)現(xiàn)部分的RTL代碼每多一倍，驗(yàn)證的工作量往往要增加到四倍甚至更大。傳統(tǒng)驗(yàn)證方法的很多劣勢(shì)在當(dāng)前大規(guī)模的DSP處理器的驗(yàn)證中凸現(xiàn)出來(lái)，如何提高驗(yàn)證效率

3、和節(jié)省驗(yàn)證代價(jià)成為一個(gè)新的挑戰(zhàn)。本文為此提出一種驗(yàn)證方法，用C++語(yǔ)言建立的ISA模型搭建驗(yàn)證平臺(tái)對(duì)每個(gè)模塊進(jìn)行獨(dú)立的驗(yàn)證，系統(tǒng)集成后用SystemC建立ISA參考模型驗(yàn)證整個(gè)DSP核，測(cè)試矢量同時(shí)激勵(lì)參考模型和RTL代碼，通過(guò)比較兩者的輸出結(jié)果來(lái)定位故障，達(dá)到快速驗(yàn)證排錯(cuò)和故障定位的目標(biāo)。本驗(yàn)證方案成功應(yīng)用于中國(guó)電子科技集團(tuán)第38研究所所開(kāi)發(fā)的擁有自主知識(shí)產(chǎn)權(quán)的DSP處理器的設(shè)計(jì)中，提高了驗(yàn)證自動(dòng)化及標(biāo)準(zhǔn)化水平，縮短了設(shè)計(jì)過(guò)程中驗(yàn)證的