背景可更新的目標(biāo)跟蹤系統(tǒng)設(shè)計.pdf

1、隨著智能視頻監(jiān)控、精確制導(dǎo)、人機交互、醫(yī)學(xué)診斷等技術(shù)的快速發(fā)展,對運動目標(biāo)的檢測與跟蹤逐漸成為國內(nèi)外研究的熱點。目前大多數(shù)目標(biāo)跟蹤系統(tǒng)是基于終端攝像頭+PC機架構(gòu)的。視頻數(shù)據(jù)的大量傳輸和集中處理需求嚴重制約了這種運算速度慢、環(huán)境適應(yīng)性差的架構(gòu)的發(fā)展。
　　 本文針對特定區(qū)域下的目標(biāo)動態(tài)跟蹤,設(shè)計了一種基于FPGA背景可更新的目標(biāo)跟蹤系統(tǒng),通過背景的手動或定時更新,方便區(qū)域更新的調(diào)試并可適應(yīng)區(qū)域光線、背景的變化。設(shè)計以FPGA芯片

2、為核心器件。在FPGA中,除了用于提取有效視頻的視頻提取模塊和用于VGA控制的VGA控制模塊以外,核心部分的設(shè)計分為三條支路,分別為跟蹤算法支路、視頻緩存支路、參數(shù)顯示支路等。跟蹤算法支路包括中值濾波模塊、背景更新模塊、背景差值模塊、圖像開操作模塊、目標(biāo)二值統(tǒng)計模塊和運動參數(shù)計算模塊；視頻緩存支路包括兩個異步FIFO、去隔行模塊、插值轉(zhuǎn)換模塊、形心跟蹤模塊等；運動參數(shù)譯碼支路包含一個運動參數(shù)譯碼模塊,將CPU送出的運動參數(shù)信息轉(zhuǎn)換為相應(yīng)

3、字符的RGB點陣信息送給VGA顯示。除外部必需的硬件設(shè)備外,整個設(shè)計利用Verilog硬件描述語言設(shè)計電路,在FPGA中以快速、靈活的硬件形式實現(xiàn)系統(tǒng)。設(shè)計過程利用Synplify Pro作為綜合工具、Modelsim作為仿真工具、QuartusⅡ作為布局布線與下載工具、MATLAB作為理論仿真的輔助工具和仿真數(shù)據(jù)、驗證激勵數(shù)據(jù)的生成工具。設(shè)計以單片F(xiàn)PGA為平臺實現(xiàn)了視頻數(shù)據(jù)的提取、緩存、轉(zhuǎn)換、算法處理、參數(shù)計算、目標(biāo)跟蹤顯示等功能。