MPEG-4視頻編解碼協(xié)處理器設(shè)計(jì).pdf

1、本論文是基于ARM協(xié)處理器指令的MPEG-4編解碼協(xié)處理器的設(shè)計(jì)。由于本設(shè)計(jì)將運(yùn)用于面向消費(fèi)市場(chǎng)的芯片上，工程應(yīng)用價(jià)值是顯而易見的。本課題選題依據(jù)根據(jù)公司項(xiàng)目要求實(shí)施，該公司系列芯片將用于MP4播放器或視頻監(jiān)控等領(lǐng)域，對(duì)視頻處理提出較高的要求。當(dāng)今的消費(fèi)電子市場(chǎng)，如DV手機(jī)、MP4、電視手機(jī)等，視頻拍攝和視頻播放人多是基于軟件算法實(shí)現(xiàn)的，如果一直延用此種嵌入式CPU或DSP加軟件算法的方法進(jìn)行視頻編解碼的話，但其性能越來越難以滿足大屏幕

2、尺寸與高清晰度的需求，無法滿足視頻發(fā)展潮流，而為獲得滿意的性能指標(biāo)，必需設(shè)計(jì)專用的硬件電路，才能滿足新一代技術(shù)對(duì)計(jì)算量的巨人需求。本項(xiàng)目由此來源，根據(jù)公司的芯片總體規(guī)劃，將運(yùn)動(dòng)估計(jì)與DCT變換算法用硬件協(xié)處理器來處理，實(shí)現(xiàn)MPEG4編解碼的最重要的兩個(gè)步驟，解決了限制處理性能的關(guān)鍵制約因素，對(duì)整個(gè)芯片多媒體性能的提升有很大的促進(jìn)作用。
　　 本論文主要包含兩個(gè)部分，即運(yùn)動(dòng)估計(jì)與DCT/IDCT協(xié)處理器設(shè)計(jì)，包括算法、結(jié)構(gòu)的軟硬件

3、協(xié)同設(shè)計(jì)。算法與軟件方面與軟件工程師協(xié)同完成，硬件結(jié)構(gòu)到電路綜合與后端實(shí)現(xiàn)設(shè)計(jì)則獨(dú)立完成。運(yùn)動(dòng)估計(jì)選用PMVFAST算法，結(jié)合閾值提前終止技術(shù)，DCT/IDCT采用Ioeffler算法，根據(jù)ARM協(xié)處理器指令與接口，確定出整個(gè)項(xiàng)目的結(jié)構(gòu)，其結(jié)構(gòu)為一獨(dú)立協(xié)處理器橋橋接處理單元模塊，模塊總共四個(gè)，運(yùn)動(dòng)估計(jì)與DCT即是其中之二，各處理模塊共享片內(nèi)RAM，以達(dá)到最小硬件開銷的目的。設(shè)計(jì)進(jìn)行軟硬件協(xié)作，部分功能由軟件執(zhí)行，主要運(yùn)算部分由硬件執(zhí)行，