低碼率嵌入式 MPEG-4圖像編解碼器的實現(xiàn).pdf

1、MPEG-4是新一代基于內容的多媒體數(shù)據(jù)壓縮編碼國際標準，它與傳統(tǒng)視頻編碼標準的最大不同在于第一次提出了基于對象的視頻編碼新概念。在低碼率和抗誤碼能力上有著優(yōu)越的性能，因此在航天和國防領域有著廣泛的應用前景。本課題的研究內容為低碼率嵌入式MPEG4編解碼器的實現(xiàn)，主要是滿足總裝備部的要求，設計用于新一代航天飛行器的低碼率圖象編解碼器，同時為導彈的精確制導進行技術儲備。 本文簡要介紹了數(shù)字圖象壓縮的基本原理和MPEG4標準一些內容

2、，在此基礎上主要介紹了如何用FPGA+DSP+ASIC的方式來實現(xiàn)低碼率嵌入式 MPEG-4圖像編解碼器。 隨著技術的發(fā)展，國際上已經出現(xiàn)了很多適用于數(shù)字圖象壓縮的視頻壓縮標準，基于總體單位低碼率的要求和MPEG4在低碼率狀態(tài)下的出色表現(xiàn)，本設計選擇了MPEG4的標準來實現(xiàn)圖象的編解碼。低碼率MPEG-4圖像編解碼器的方案一般可以采用下面兩種方案進行設計，一種是DSP方案，另一種為多媒體處理器方案。 由于軍用產品的一些特

3、殊要求，常用的方案沒法滿足產品的需求，在本文中設計了DSP+FPGA+ASIC的方案，用ASIC的硬件和DSP嵌入式軟件來實現(xiàn)，加上FPGA的時序的配合，使得設計能達到最優(yōu)的效果。本方案的優(yōu)點主要在于：采用硬件ASIC的處理速度快；嵌入式的軟件在DSP上的實現(xiàn)可以加快運行速度，使軟件得到更合理的應用；選用的ASIC內部帶有H.263的內核，在低碼率的視頻編解碼中有著出色的表現(xiàn)；功耗較小。 基于DSP+FPGA+ASIC的設計思路

4、進行的方案，是一個硬件和DSP嵌入式軟件綜合應用的過程，既涉及到多方面的背景知識，又需要克服技術難點，還要解決關鍵問題。 經過大量的調研和方案比較，本設計方案選用了VWEB公司的系統(tǒng)級芯片VW2010為主要器件，配于大規(guī)?？删幊唐骷﨔PGA XILINX VIRTEX系列的 XQV300和數(shù)字信號處理芯片DSP SM320VC5409 協(xié)同工作。在實際的研制工作中，作了大量的設計和修改工作。本文的工作主要是在以下幾個方面展開。

5、 1、 采用ASIC+DSP+FPGA的方案設計了一個低碼率嵌入式MPEG4編解碼器，經過最終的試驗和測試表明，在軍事領域 ，這樣的一個設計方案是合理的、有一定創(chuàng)造性的。 2、 在數(shù)據(jù)流的設計與實現(xiàn)的研究中采用數(shù)據(jù)緩存技術和自恢復技術，有助于在信道中保持恒定的碼率；在硬件上采用FPGA實現(xiàn)。 3、 對VW2010的編碼單元和解碼單元的程序控制采用DSP完成，用DSP設計的嵌入式軟件，充分利用了DSP的優(yōu)點，使得軟

6、件運算更快，程序更簡單，模塊化的結構更便于理解和移植。 4、 在MPEG4的碼流中增加Reed Solomon糾錯編碼功能，RS糾錯碼的應用增加了系統(tǒng)的抗誤碼能力，設計思路采用RS（255，239）碼，采用FPGA來實現(xiàn)，軟件語言用VHDL完成。 5、 解碼碼流分析和解包，由于接收到的數(shù)據(jù)流存在多個信息層，碼流的分析就是快速的分析當前的碼流結構，確認有效信息所在的位置，解包就是拋棄包頭同步信息和無用的信息進行，并將它提取

7、出來，送給編解碼模塊進行解碼，這一部分也是由FPGA來實現(xiàn)。 由于設備是運用在軍事領域中，具有高可靠、低碼率的要求，在實際的研制過程中考慮到無線信道具有一定的帶寬限制，同時由于空間中存在著各種各樣的噪聲和干擾，信道存在著一定誤碼，因此在設計過程中將MPEG4編解碼技術同RS糾錯技術結合起來，以增加在無線信道中的抗誤碼能力，同時滿足總體單位對低碼率的要求。針對總體的要求，解碼設備必須能同時顯示四路圖象，因此在后處理中增加視頻