基于FPGA的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、當(dāng)今科技的不斷進(jìn)步與集成電路的迅速發(fā)展引發(fā)了一個(gè)大的技術(shù)變革。現(xiàn)在的我們已經(jīng)可以將一個(gè)小型系統(tǒng)放置到一個(gè)小小的芯片當(dāng)中，以此來(lái)讓大眾使用?，F(xiàn)代信號(hào)處理系統(tǒng)將信號(hào)處理論、VLSI技術(shù)和計(jì)算機(jī)技術(shù)融合在一起，加上微電子技術(shù)的發(fā)展，它的出現(xiàn)為濾波的發(fā)展提供了一個(gè)新的思路。本文設(shè)計(jì)的基于FPGA的卡爾曼濾波器，在精度與速度方面有很大的優(yōu)勢(shì)，具有很強(qiáng)的實(shí)用價(jià)值。
　　本文在設(shè)計(jì)卡爾曼濾波器的過(guò)程中，對(duì)卡爾曼濾波的推導(dǎo)步驟做了一個(gè)較為詳盡的介

2、紹，并分析了卡爾曼濾波器的計(jì)算方法。首先是用狀態(tài)空間法來(lái)建立狀態(tài)方程，然后根據(jù)均方差最小的原則來(lái)推導(dǎo)出卡爾曼濾波方程，之后根據(jù)卡爾曼濾波的五個(gè)遞推方程進(jìn)行設(shè)計(jì)在實(shí)際工程領(lǐng)域如何應(yīng)用卡爾曼濾波器，并進(jìn)行實(shí)現(xiàn)。
　　在設(shè)計(jì)的過(guò)程中，主要采用VerilogHDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，對(duì)卡爾曼濾波器的遞推方程劃分成五個(gè)小模塊，然后進(jìn)行模塊組合處理。其中，就卡爾曼濾波算法的數(shù)據(jù)問(wèn)題進(jìn)行了選擇，本文中所有數(shù)據(jù)采用IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)，在數(shù)

3、據(jù)的精度上有一個(gè)很大的保證，另外，由于全部采用IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)，所以在模塊處理過(guò)程中使用了數(shù)據(jù)選擇器，以達(dá)到在數(shù)據(jù)穩(wěn)定輸出時(shí)能夠保證速度的效果。在卡爾曼濾波器的理論基礎(chǔ)下，聯(lián)系實(shí)際工程需求，進(jìn)行卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)，包括濾波器模塊的分解、系數(shù)的輸入與計(jì)算等，合理的選擇系數(shù)的表示方法。最后選定FPGA器件，并通過(guò)Modelsim進(jìn)行分析、仿真波形，觀察觀測(cè)噪聲及過(guò)程噪聲的變化對(duì)卡爾曼濾波器的影響并進(jìn)行濾波處理。本課題的設(shè)計(jì)采用