新興集成電路技術(shù)的自動邏輯綜合算法.pdf

1、邏輯綜合是集成電路設(shè)計中的關(guān)鍵步驟，其目的是將給定的抽象電路功能轉(zhuǎn)換成具體的電路實現(xiàn)。本研究針對兩類集成電路領(lǐng)域的新興技術(shù)設(shè)計邏輯綜合算法，在理論上分析了算法的性能與正確性，同時在實驗上驗證了算法的效果。集成電路領(lǐng)域的新興技術(shù)涵蓋了從器件級到系統(tǒng)級的多個層次。本文考察的第一類新興技術(shù)是器件級的新興技術(shù)---單電子晶體管（Single Electron Transistor)。相比傳統(tǒng)的CMOS器件，該器件的主要優(yōu)勢在于低功耗。由于功耗是

2、阻礙電路集成度進一步提升的主要因素之一，單電子晶體管具體有替代CMOS器件實現(xiàn)集成電路的巨大潛力。本文提出了一種基于二元決策圖（Binary Decision Diagram)的單電子晶體管陣列的綜合方法。雖然二元決策圖和單電子晶體管陣列在結(jié)構(gòu)上有許多共同點，但前者的非平面化使得直接映射十分困難。以往的綜合方法基于從二元決策圖提取的乘積項進行映射，但這些方法未能利用二元決策圖和單電子晶體管陣列的相似性，因而面積也更大。我們的方法舍去乘積

3、項這一過渡結(jié)構(gòu)，將二元決策閣逐步轉(zhuǎn)化成單電子晶體管陣列。我們考慮了兩種常用的技術(shù)約束條件將算法改進。實驗考察了一系列MCNC及 IWLS2005的基準(zhǔn)電路，結(jié)果證明與以往的方法相比，我們的方法平均節(jié)省了51％的電路面積，而平均綜合時間僅為以往方法的1/16。
　　本研究關(guān)注的第二類新興技術(shù)是基于隨機比特序列運算的電路。這種電路基于隨機序列編碼，在這種編碼中，每個實數(shù)值以一個隨機比特序列表示。與傳統(tǒng)的基于二進制編碼的電路相比，基于隨