高性能應(yīng)變SiGe PMOSFET器件結(jié)構(gòu)設(shè)計(jì)與關(guān)鍵工藝研究.pdf

1、SiGe技術(shù)利用SiGe/Si之間的帶隙差和晶格失配率，將能帶工程與應(yīng)變工程引入Si基器件與集成電路的制造當(dāng)中，提高了器件載流子遷移率和器件結(jié)構(gòu)設(shè)計(jì)的靈活性，從而增強(qiáng)了Si基器件電學(xué)性能，為Si集成電路的持續(xù)發(fā)展提供了一條有效的途徑。
　　 本文從弛豫Si與SiGe材料的基本物理特性與應(yīng)變SiGe材料的制備工藝入手，分析了應(yīng)變SiGe材料的應(yīng)力引入機(jī)制，基于弛豫Si與SiGe材料的能帶結(jié)構(gòu)，重點(diǎn)研究了應(yīng)變SiGe材料空穴遷移率增

2、強(qiáng)機(jī)制，建立應(yīng)變SiGe材料的遷移率、介電常數(shù)、價(jià)帶帶隙差等主要物理參數(shù)的解析模型；基于器件物理，結(jié)合應(yīng)變SiGe PMOS結(jié)構(gòu)與制造工藝特點(diǎn)，采用耗盡層近似建立了量子阱溝道應(yīng)變SiGe PMOS的閾值電壓模型，該模型反映了襯底與溝道摻雜濃度，溝道鍺組分，硅帽厚度等物理與幾何結(jié)構(gòu)參數(shù)對(duì)閾值電壓的影響；在以上研究的基礎(chǔ)上，研究分析了應(yīng)變SiGe材料制備溫度與生長(zhǎng)速度、離子注入能量與劑量、快速熱退火時(shí)間與溫度等關(guān)鍵工藝參數(shù)對(duì)量子阱溝道應(yīng)變S