應(yīng)變SiGe PMOSFET制造工藝與熱載流子效應(yīng)研究.pdf

1、由于應(yīng)變SiGe材料價(jià)帶能級(jí)分裂，有效地減小了空穴的有效質(zhì)量、降低了帶間散射，從而使空穴遷移率得到了大幅提高，將應(yīng)變SiGe材料作為導(dǎo)電溝道能極大地提高PMOSFET的性能，而且應(yīng)變SiGe工藝與傳統(tǒng)的Si工藝具有很強(qiáng)的兼容性，因此，已經(jīng)成為了研究得熱點(diǎn)。
　　 本文闡述了應(yīng)變SiGe的形成機(jī)制及制備方法，討論了基本物理及電學(xué)特性，建立了應(yīng)變SiGe材料的能帶結(jié)構(gòu)、有效質(zhì)量、遷移率模型等主要物理、電學(xué)參數(shù)模型，利用器件仿真軟件I

2、SE-TCAD對(duì)，研究分析了SiGe層厚度、Ge組分、摻雜濃度、Si帽厚度等幾何結(jié)構(gòu)與材料物理參數(shù)對(duì)應(yīng)變SiGe量子阱溝道PMOSFET的電學(xué)特性的影響。分析了低溫Si和柵氧制備等主要工藝及其工藝參數(shù)對(duì)應(yīng)變SiGe PMOSFET器件電學(xué)性能的影響，獲得了優(yōu)化的應(yīng)變SiGe PMOSFET器件制造工藝流程，并制造出了樣品初樣，通過(guò)對(duì)樣品直流特性的測(cè)試表明，器件性能達(dá)到了設(shè)計(jì)指標(biāo)。分析了應(yīng)變SiGe PMOSFET熱載流子效應(yīng)產(chǎn)生的機(jī)制及

3、其對(duì)器件性能的影響，研究建立了應(yīng)變SiGe PMOSFET柵電流模型和襯底電流模型，該模型增加了量子阱和平均自由程對(duì)電流的影響，仿真結(jié)果表明該模型符合實(shí)際情況，并提出了抑制應(yīng)變SiGe PMOSFET熱載流子效應(yīng)的措施。在以上研究的基礎(chǔ)上，分析了引起應(yīng)變SiGe PMOSFET器件閾值電壓漂移的因素，并建立了閾值電壓漂移模型，利用Matlab軟件對(duì)模型進(jìn)行仿真，仿真結(jié)果表明與實(shí)驗(yàn)數(shù)據(jù)基本一致。本文的研究結(jié)果為應(yīng)變SiGe器件與集成電路的