基于可擴展片上系統(tǒng)的處理器設計.pdf

1、從20世紀90年代開始,集成電路飛速發(fā)展,集成度越來越高,單個硅片已經(jīng)有能力將微控制器器、數(shù)字信號處理器、加速器等模塊集成到一起,構成系統(tǒng)級芯片,這稱之為片上系統(tǒng)。隨著片上系統(tǒng)復雜度的提高,系統(tǒng)的設計代價與系統(tǒng)性能越來越受到系統(tǒng)中核間通信帶寬的制約,片上網(wǎng)絡的互連方式比總線互連越來越表現(xiàn)出更佳的性能。同時,隨無線通信系統(tǒng)的發(fā)展,產(chǎn)生了幾代技術演進,出現(xiàn)了多種通信標準共存的局面。在這種情況下,硬件定義無線電已無法滿足多模式系統(tǒng)的需求,軟件

2、無線電將更多的信號通過處理器完成。因此可以在片上網(wǎng)絡平臺上構建面向通信信號處理的片上系統(tǒng),系統(tǒng)中的大部分任務可以以處理器或者加速器的形式完成。本文正是面向通信信號處理,設計了多種針對通信應用的處理器知識產(chǎn)權(IP)核,并利用其構建可擴展片上系統(tǒng)。
　　本文深入分析長期演進(LTE)標準關鍵算法的特點,設計了基于精簡指令集架構(RISC)的標量處理器及可編程快速傅里葉變換(FFT)協(xié)處理單元。另外,為了便于處理器與片上網(wǎng)絡的連接,本

3、文還設計了可編程數(shù)據(jù)封裝協(xié)處理單元。本文處理器的設計按照專用處理器的設計流程展開,在充分分析應用的計算特點后,按照應用需求設計指令集,并利用電子設計自動化(EDA)工具及處理器架構描述語言完成處理器的建模,最終生成寄存器傳輸級(RTL)模型。
　　本文設計的基于RISC架構處理器為32位處理器,其指令集在精簡指令集的基礎上,擴展了硬件循環(huán)、中斷響應、乘累加運算、整數(shù)除法運算及turbo編碼等功能的指令。本文對該處理器的工作過程及部